RISC-V

WLAN, Bluetooth LE und einen RISC-V-Kern soll der ESP32-C3 bieten. Der Controller soll die Nachfolge des äußerst beliebten ESP8266 antreten.

Das Hifive Unmatched nutzt den U740-Chip samt PCIe und USB. Dank vorinstalliertem Linux taugt es als Plattform für RISC-V-Software.

Mit dem VIU7 bringt Sifive einen Linux-tauglichen RISC-V-Core, der dank Vector-Einheiten deutlich schneller als ARMs Cortex-A53 sein soll.

Hot Chips 32 Vier kombinierte Chips ergeben eine extrem effiziente RISC-V-CPU, die mit Nvidias Ampere-Topmodell konkurriert.

Dank der Core IP 20G1 konnte SiFive deutliche Verbesserungen bei mehreren RISC-V-Prozessorkernen erreichen.

Das Installationsskript für Rust, Rustup, ermöglicht eine leichtere Nutzung auf dem Raspberry Pi. Support kommt zudem für RISC-V.

Die European Processor Initiative (EPI) arbeitet an einem Prototyp für den geplanten Exascale-Supercomputer. Das Design umfasst ARM-Kerne und RISC-V-basierte Vector-Beschleuniger, überdies nutzt es HBM2-Stapelspeicher und die moderne 6-nm-EUV-Halbleiterfertigung von TSMC.

Der Gründer des Compiler-Projekts LLVM, Chris Lattner, ist künftig für das Platform Engineering der RISC-V-Spezialisten Sifive zuständig. Zuvor war Lattner bei Apple, Tesla und Google.

Einer der größten SoC-Entwickler setzt mittlerweile auf RISC-V: Qualcomm integriert Kerne mit der offenen Befehlssatzarchitektur für den Embedded-Einsatz in aktuellen und zukünftigen Snapdragon-Chips.

Die offene CPU-Befehlssatzarchitektur RISC-V gewinnt an Verbreitung: Samsung verwendet entsprechende Kerne für 5G-mmWave-Module und Western Digital hat zwei weitere Designs für SSD-Controller.

Aus Angst vor einem künftigen US-Embargo zieht die RISC-V-Foundation aus den USA in die Schweiz. Das soll Probleme wie in anderen Konsortien und bei Herstellern wie Huawei offenbar künftig vermeiden.

Gemeinsam mit Partnern hat Google das Projekt Open Titan angekündigt. Ziel ist ein komplett offen designter Chip auf Basis von RISC-V, der als Root-of-Trust in vielen verschiedenen Geräten genutzt werden soll.

Mit dem U84 und dem U87 hat Sifive zwei CPU-Kerne basierend auf RISC-V vorgestellt. Sie sollen durch mehr IPS sowie Takt fast die vierfache Performance der Vorgänger aufweisen und lassen sich ähnlich ARMs Big-Little-Prinzip mit kleineren S7- oder S2-Cores koppeln.

Die RISC-V-Spezialisten von Sifive wollen Krypto-Engines, Schlüsselverwaltung, Speicher-Isolation und viele weitere Security-Funktionen in ihren SoC-Designs anbieten. Die Initiative Sifive Shield ist ambitioniert und bietet eine Konkurrenz zu modernen ARM und x86-Chips.

Die offene Befehlssatzarchitektur RISC-V erfreut sich dank ihrer Einfachheit und Effizienz bereits großer Beliebtheit im Bildungs- und Embedded-Segment, auch Nvidia sowie Western Digital nutzen sie. Mit der geplanten Vektor-Erweiterung werden sogar Supercomputer umsetzbar.
Von Marc Sauter

Der langjährige Unix- und X11-Entwickler Keith Packard arbeitet inzwischen für die RISC-V-Spezialisten von Sifive und hat dort eine neue C-Standardbibliothek erstellt. Diese soll sich besonders für Embedded-Systeme mit wenigen Ressourcen eignen.

Das Massachusetts Institute of Technology hat einen Prozessorkern mit RISC-V-Technik entwickelt, welcher auf Kohlenstoff-Nanoröhren- statt auf Silizium-Transistoren basiert. Das MIT hebt besonders die Energie-Effizienz hervor.

IBM veröffentlicht entscheidende Teile der Prozessor-Architektur Power. Damit entfallen die bisher fälligen Lizenzgebühren. Die Open Power Foundation wird zudem der Linux Foundation beitreten.

Nach dem Mutterkonzern IBM schließt sich nun auch Red Hat offiziell der Risc-V-Foundation an. Davon verspricht sich das Unternehmen mehr Kontrolle über die Hardware.

T-Head, eine Alibaba-Tochter, hat mit dem Xuantie 910 einen Prozessor mit RISC-V-Technik vorgestellt, der 16 CPU-Cores aufweist. Die sollen überdies sehr leistungsstark sein und bisherige SiFive-Modelle weit überholen.

Das RISC-V-Konsortium hat die Basis seines CPU-Befehlssatzes sowie den Teil für privilegierte Zugriffe ratifiziert. Diese Versionen sind damit "für immer" unveränderlich.

Ein von der EU-Kommission unterstütztes Konsortium will bis 2021 eigene energieeffiziente Chips für High-Performance-Computing und den Automotive-Bereich erstellen. Grundlage sollen ARM und das freie RISC-V werden.

In dem Projekt Libre RISC-V soll ein komplett freies SoC mit CPU, VPU und GPU auf Basis des gleichnamigen freien Befehlssatzes entstehen. Das Projekt wird von den Internetpionieren NLNet sowie einer Initiative der EU-Kommission finanziell unterstützt.

Mit der Freedom Revolution gibt es eine Plattform mit 7-nm-Fertigung, die RISC-V-Kerne mit einem schnellen HBM2e-Controller/Interface kombiniert. Neben High Bandwidth Memory unterstützt das Design auch LPDDR5-Arbeitsspeicher und PCIe-Gen5-Serdes.

Das besonders für den Einsatz auf Microcontrollern beliebte Betriebssystem FreeRTOS läuft künftig auch auf dem freien CPU-Befehlssatz RISC-V. Zuständig für den Port ist Hauptsponsor Amazon, der damit auch sein IoT-Angebot stärkt.

Festplattenhersteller Western Digital hat Ende vergangenen Jahres mit SweRV den ersten eigenen RISC-V-Kern vorgestellt. Nun hat das Unternehmen auch seine Designs dafür auf Github offengelegt. Die Software zur Validierung ist ebenfalls Open Source.

Mit den SweRV hat Western Digital den ersten eigenen RISC-V-Kern für SSD-Controller entwickelt. Das Design soll schneller sein als ARMs Cortex-A15, zudem hilft die vertikale Integration, mehr Effizienz zu erreichen.

Die Linux und die RISC-V Foundation wollen künftig gemeinsam die Arbeit an der freien CPU-Befehlssatzarchitektur voranbringen. Die Linux Foundation will dafür vor allem ihre über die Jahre gewachsenen Ressourcen einbringen und die Community stärker einbinden.

Aus China stammt die kleine Bastelplatine, auf der ein Sky-C-Prozessor, etwas RAM und wenig Flash-Speicher verbaut sind. Trotzdem soll das für ein Arch-Linux und Mediaplayer reichen - zum Preis von 5 Euro.

Die 7er-Serie der RISC-V-Designs von Sifive verspricht eine besonders hohe Leistung und bis zu acht Kerne. Dazu gehören mit dem E7 und dem S7 Kerne für den Embedded-Markt sowie mit dem U7 ein 64-Bit-Kern, auf dem Linux laufen soll. Der U7 soll gegen ARMs Cortex-A55 bestehen.

Die technische Universität Madras in Indien arbeitet an Open-Source-CPUs auf Basis des freien Befehlssatzes RISC-V. Das Projekt meldet nun einen ersten Erfolg: Das erste Tape-out startet eine Linux-Distribution.

Auf einer Webseite wollte ARM auf die angeblichen Risiken der RISC-V-Architektur hinweisen. Doch die Aktion ging gründlich daneben: Nach Protesten außerhalb und innerhalb der Firma wurde die Seite vom Netz genommen - soweit das eben möglich ist.

Die Stiftung hinter der Open-Source-Prozessorarchitektur RISC-V hat ein Sicherheitskomitee eingerichtet. Das neue Gremium soll sich um Best Practices für eingebettete Systeme und IoT-Geräte kümmern.

Die Investorabteilung von Intel steckt Geld in SiFive und damit in die offene CPU-Architektur namens RISC-V. Die Technik wird von immer mehr Herstellern eingesetzt, unter anderem von Rambus und von Western Digital.

Der freie CPU-Befehlssatz RISC-V soll künftig auch eine Alternative zu Techniken wie ARMs Trustzone oder Secure Enclave bieten. Rambus baut dafür einen eigenen Cryptochip und der in iOS genutzte Microkernel Sel4 wird auf RISC-V portiert.

In den neuen NVMe-SSDs von Western Digital steckt ein selbst designter Controller, wie eines der Datenblätter verrät. Bisherige Flash-Drives von WD verwenden vorrangig Controller von Herstellern wie Marvell.

Die Storage-Spezialisten von Western Digital wollen die für ihre Produkte genutzten Rechenkerne, Prozessoren und Controller auf die freie Architektur RISC-V migrieren. Das Unternehmen will künftig so rund zwei Milliarden RISC-V-Kerne pro Jahr vertreiben.

Der Linux-Kernel läuft künftig auch offiziell auf einer neuen CPU-Architektur: dem freien Design RISC-V. Die Patches dafür hat Chefentwickler Linus Torvalds in seinen Zweig eingepflegt. Der Port kann damit wie geplant im kommenden Frühjahr umgesetzt werden.

Hardwarehersteller Sifive zeigt das erste 64-Bit-Quadcore-SoC auf Basis des freien Befehlssatzes RISC-V. Der Chip ist für den Embedded-Markt mit Linux-Einsatz gedacht und konkurriert klar mit ARM-Chips.

Die Portierungsarbeiten für die neue freie CPU-Architektur RISC-V sind so weit fortgeschritten, dass die Patches dafür nun offiziell in den Linux-Kernel aufgenommen werden sollen.

Das Mikrocontroller-Board Arduino Cinque vereint die beiden neuen Lieblingsmikrocontroller für Bastler. Obwohl noch kein Preis bekannt ist, wird die Platine aber nicht ganz billig.

Fosdem 2017 Keine Lizenzgebühren, keine Anwälte, keine Probleme. Damit preist der Entwickler Arun Thomas die Vorzüge der freien CPU-Architektur RISC-V an. Dieser Vorteil soll dabei helfen, alle anderen Architekturen langfristig zu verdrängen.

Das angeblich schnellste Arduino-kompatible Entwicklerboard mit einem RISC-Prozessor bietet der Hersteller SiFive an. Das Prozessordesign steht unter einer Open-Source-Lizenz.

Ein Universitätsteam arbeitet an einem Mikrocontroller mit komplett offenem Design auf Basis der RISC-V-Architektur. Der Open-V genannte Chip soll Arduino-kompatibel sein und bei geglückter Massenproduktion samt Board für Schulen bereit gestellt werden.

Statt Lizenzen für Cortex-Prozessorkerne an ARM zu zahlen, scheint sich Samsung der Open-Source-Architektur RISC-V zuzuwenden. Ein entsprechender Mikrocontroller befinde sich bereits in Arbeit, die Industrie wartet gespannt auf erste Resultate.

Die aktuelle Version 11.0 von FreeBSD unterstützt ARMv8 und damit die 64-Bit-Variante der Architektur sowie die neue freie ARM-Konkurrenz RISC-V. Das Team hat zudem seinen Hypervisor verbessert sowie die WLAN-Fähigkeiten seines Systems.

Die moderne Chip-Architektur RISC-V könnte eine Konkurrenz für ARM oder MIPS werden. Das akademische Forschungsprojekt bekommt nun starke Unterstützung durch Unternehmen wie Google oder Oracle. Chiphersteller und Zulieferer beteiligen sich ebenfalls.

Firmen wie IBM, ARM und MIPS bremsen mit ihren Lizenzen Innovationen von Computerchips. Die Open-Source-Architektur RISC-V soll Entwicklern jetzt das Tüfteln an spezialisierten Chips für Cloud Computing und das Internet der Dinge erleichtern.