Unabhängiges Prozessordesign: Europäisches RISC-V-Projekt gestartet
Europa will bei Prozessoren sowie Beschleunigern für KI und wissenschaftliches Rechnen unabhängiger von den USA werden. Neben der European Processor Initiative (EPI) finanziert die Europäische Union nun mit Dare ein zweites Projekt(öffnet im neuen Fenster) , das diesem Ziel dienen soll. Das Kürzel steht für Digital Autonomy with RISC-V in Europe, womit zum Ziel auch schon fast alles gesagt ist: Es sollen RISC-V-Kerne entwickelt werden.
Dare steht durchaus in der Tradition der EPI, die 2025 ausläuft: Wieder geht es um die Entwicklung von Hardware für wissenschaftliches Rechnen (HPC, High Performance Computing), auch der Fokus ist ähnlich. Neben einem General Purpose Processor (GPP) sollen ein Vektor- und ein KI-Beschleuniger entwickelt werden. Die beiden Beschleuniger könnten GPUs von Nvidia und AMD ersetzen, werden aber in zwei separaten Teilprojekten entwickelt.
Während allerdings die im Rahmen der EPI entwickelten Rhea-Prozessoren noch auf ARM-Kerne setzten , sollen alle drei Dare-Prozessoren auf den freien Befehlssatz RISC-V sowie dessen Vektorerweiterung setzen. Die einzelnen Prozessoren sollen als Chiplets entwickelt und diese in einem "fortschrittlichen CMOS-Prozess" gefertigt werden - konkreter wird es aktuell noch nicht. Neben der Hardware soll auch das erforderliche Software-Ökosystem entwickelt werden.
Hardware und Software zusammen gedacht
Die Entwicklung der Hardware soll anhand der Bedürfnisse realer Software erfolgen: Ein Satz ausgewählter HPC-Anwendungen soll die Design-Entscheidungen leiten. Anhand aufgezeichneter Programmläufe (Traces) kann etwa simuliert werden, wie sich die Größe von Caches oder die Dimensionierung von Ressourcen für die Out-of-Order-Execution (g+) auf die Rechenleistung auswirken.
Insgesamt sind an dem Projekt 38 Unternehmen aus ganz Europa beteiligt. Die drei unterschiedlichen Prozessoren werden jeweils von einem Unternehmen entwickelt: Für das GPP-Chiplet ist Codasip(öffnet im neuen Fenster) verantwortlich, das Entwicklungszentren in Deutschland, Frankreich, Griechenland, Großbritannien, Spanien und Tschechien betreibt, den KI-Beschleuniger entwickelt Axelera(öffnet im neuen Fenster) aus Italien, den Vektorbeschleuniger das in Barcelona ansässige Unternehmen Openchip(öffnet im neuen Fenster) . Letzteres könnte die Arbeit von Semidynamics fortführen, das im Rahmen der EPI bereits einen RISC-V-Vektorbeschleuniger namens Avispado(öffnet im neuen Fenster) entwickelte, ebenfalls in Barcelona sitzt und als Partner von Openchip genannt wird.
Geleitet wird das Projekt vom Barcelona Supercomputing Center, die technische Leitung übernehmen das belgische Halbleiterforschungszentrum Imec sowie das Forschungszentrum Jülich. Letzteres baut aktuell mit Jupiter einen neuen Supercomputer, der neben Nvidia-Systemen mit GH200-Superchip auch Rhea-1-Prozessoren nutzen wird. Deren zweite Version soll laut Roadmap der EPI(öffnet im neuen Fenster) 2026 in einem Exascale-System zum Einsatz kommen.
Für Dare sind zwei Teilprojekte (Special Grant Agreements, SGAs) von je drei Jahren geplant. Für SGA1 stehen 240 Millionen Euro bereit.