Offene Prozessor-ISA: Wieso RISC-V sich durchsetzen wird

Die offene Befehlssatzarchitektur RISC-V erfreut sich dank ihrer Einfachheit und Effizienz bereits großer Beliebtheit im Bildungs- und Embedded-Segment, auch Nvidia sowie Western Digital nutzen sie. Mit der geplanten Vektor-Erweiterung werden sogar Supercomputer umsetzbar.

Artikel von Marc Sauter veröffentlicht am 17. Oktober 2019, 12:00 Uhr

RISC-V-Prototyp von Januar 2013 (Bild: Pixabay)

Beim Mittagessen auf dem RISC-V-Workshop in Zürich beantwortet Krste Asanovic die initiale Frage lapidar: "RISC-V heißt deswegen so, weil es unsere fünfte große RISC-Architektur ist." Asanovic muss es wissen, denn der Professor der Berkeley-Universität ist Miterfinder der offenen CPU-Befehlssatzarchitektur (Open Hardware ISA). Sie wurde 2010 gemeinsam mit dem RISC-Veteran David Petterson entworfen und 2014 verfügbar gemacht.

Längst ist RISC-V für CPUs keine Nischenerscheinung mehr, die dahinter stehende RISC-V Foundation mit der ehemaligen IBM-Vizepräsidentin Calista Redmond als CEO tourt seit Monaten rund um die Welt, um noch mehr Unterstützer und Nutzer für die offene Befehlssatzarchitektur zu finden. Die Foundation hat über 350 Mitglieder und eine Basis von über 50 Designs. Wir haben für einen besseren Eindruck den Workshop in Zürich und die Roadshow in Berlin besucht, Gespräche mit Krste Asanovic und Calista Redmond inklusive.

Anders als etwa bei ARM sind bei RISC-V keine Lizenzzahlungen erforderlich, selbst die kommerzielle Nutzung kostet nichts. Das macht die Befehlssatzarchitektur für sehr viele Partner interessant, von Projekten an Universitäten bis hin zu Supercomputer-Einsätzen. Wie wichtig RISC-V in den vergangenen Jahren geworden ist, zeigt ARMs Reaktion: Der britische IP-Entwickler und Low-Power-Marktführer stellte kürzlich den ARM Flexible Access for Research vor, womit Forscher für ARM-Designs erst Lizenzkosten zahlen müssen, wenn ein Chip bis zum Tape-out entwickelt wurde.

• 

Das Team auf der Hot Chips 2014: Krste Asanovic ist der fünfte von links, David Petterson steht ganz rechts. (Bild: HC)

Bei RISC-V hingegen steht die offene Befehlssatzarchitektur unter freizügiger Lizenz. Folgerichtig kann prinzipiell jeder einen Kern oder einen Prozessor basierend auf der Instruction Set Architecture (ISA) entwerfen oder entsprechende RISC-V-Cores bei Github herunterladen und implementieren. Die Foundation verlangt keine Lizenzkosten, einzig für die Mitgliedschaft, um mit RISC-V zu werben und Trainings zu erhalten, ist Geld gefragt.

Community Member zahlen nichts, Strategic Member von 5.000 US-Dollar über 15.000 US-Dollar bis 35.000 US-Dollar je nach Anzahl der Mitarbeiter und Premier Member entweder 100.000 US-Dollar oder 250.000 US-Dollar. Hier gibt es allerdings auch einen Platz im Board und einen im TSC (Technical Steering Committee). Komplett offen ist RISC-V nicht, denn Mitglieder müssen einen Geheimhaltungsvertrag (NDA) unterzeichnen. Darunter fallen Informationen zu vorläufigen Entwürfen (PDF), die noch nicht bereit zur Veröffentlichung sind.

Während x86 durch AMD und Intel den Consumer- sowie den Server-Markt dominiert, gibt es Unmengen an anderen Segmenten, in denen RISC- statt CISC-Architekturen dominieren: Zu den Reduced Instruction Set Computer zählen die allgegenwärtigen ARM-Chips in nahezu jedem Smartphones oder die MIPS-Controller in Fritzbox-Routern, die z-Prozessoren in Mainframes im Bankenwesen oder für Flugbuchungen hingegen sind Complex Instruction Set Computer wie x86 auch.