• IT-Karriere:
  • Services:

Offene Prozessor-ISA: Wieso RISC-V sich durchsetzen wird

Die offene Befehlssatzarchitektur RISC-V erfreut sich dank ihrer Einfachheit und Effizienz bereits großer Beliebtheit im Bildungs- und Embedded-Segment, auch Nvidia sowie Western Digital nutzen sie. Mit der geplanten Vektor-Erweiterung werden sogar Supercomputer umsetzbar.

Artikel von veröffentlicht am
RISC-V-Prototyp von Januar 2013
RISC-V-Prototyp von Januar 2013 (Bild: Pixabay)

Beim Mittagessen auf dem RISC-V-Workshop in Zürich beantwortet Krste Asanovic die initiale Frage lapidar: "RISC-V heißt deswegen so, weil es unsere fünfte große RISC-Architektur ist." Asanovic muss es wissen, denn der Professor der Berkeley-Universität ist Miterfinder der offenen CPU-Befehlssatzarchitektur (Open Hardware ISA). Sie wurde 2010 gemeinsam mit dem RISC-Veteran David Petterson entworfen und 2014 verfügbar gemacht.

Inhalt:
  1. Offene Prozessor-ISA: Wieso RISC-V sich durchsetzen wird
  2. 47 Instruktionen, eigene Erweiterungen
  3. Europa plant RISC-V-Supercomputer

Längst ist RISC-V für CPUs keine Nischenerscheinung mehr, die dahinter stehende RISC-V Foundation mit der ehemaligen IBM-Vizepräsidentin Calista Redmond als CEO tourt seit Monaten rund um die Welt, um noch mehr Unterstützer und Nutzer für die offene Befehlssatzarchitektur zu finden. Die Foundation hat über 350 Mitglieder und eine Basis von über 50 Designs. Wir haben für einen besseren Eindruck den Workshop in Zürich und die Roadshow in Berlin besucht, Gespräche mit Krste Asanovic und Calista Redmond inklusive.

Anders als etwa bei ARM sind bei RISC-V keine Lizenzzahlungen erforderlich, selbst die kommerzielle Nutzung kostet nichts. Das macht die Befehlssatzarchitektur für sehr viele Partner interessant, von Projekten an Universitäten bis hin zu Supercomputer-Einsätzen. Wie wichtig RISC-V in den vergangenen Jahren geworden ist, zeigt ARMs Reaktion: Der britische IP-Entwickler und Low-Power-Marktführer stellte kürzlich den ARM Flexible Access for Research vor, womit Forscher für ARM-Designs erst Lizenzkosten zahlen müssen, wenn ein Chip bis zum Tape-out entwickelt wurde.

  • Das Team auf der Hot Chips 2014: Krste Asanovic ist der fünfte von links, David Petterson steht ganz rechts. (Bild: HC)
  • RISC-V ist das fünfte RISC-Design von Berkeley. (Bild: SiFive)
  • Entwicklungsgeschichte von RISC-V (Bild: SiFive)
  • Die RISC-V Foundation hat mitterweile über 350 Mitglieder. (Bild: RISC-V Foundation)
  • Das Member-Modell der RISC-V Foundation. (Bild: RISC-V Foundation)
  • Die Chips Alliance veröffentlicht IP-Cores und SoC-Designs. (Bild: Western Digital)
  • Mr. Wolf löst Probleme mit RISC-V. (Bild: ETH Zürich)
  • SweVR ist ein offener RV32IMC-Kern von WD. (Bild: Western Digital)
  • Nvidia nutzt RISC-V in ihrem Falcon-Design für Grafikchips. (Bild: Nvidia)
  • Die European Processor Initiative plant RISC-V-Chips. (Bild: EPI)
  • Der Code für RISC-V ist sehr kompakt ... (Bild: SiFive)
  • ... und ein Kern somit auch sehr sparsam. (Bild: SiFive)
Das Team auf der Hot Chips 2014: Krste Asanovic ist der fünfte von links, David Petterson steht ganz rechts. (Bild: HC)

Bei RISC-V hingegen steht die offene Befehlssatzarchitektur unter freizügiger Lizenz. Folgerichtig kann prinzipiell jeder einen Kern oder einen Prozessor basierend auf der Instruction Set Architecture (ISA) entwerfen oder entsprechende RISC-V-Cores bei Github herunterladen und implementieren. Die Foundation verlangt keine Lizenzkosten, einzig für die Mitgliedschaft, um mit RISC-V zu werben und Trainings zu erhalten, ist Geld gefragt.

Stellenmarkt
  1. Otto Krahn Group GmbH, Hamburg
  2. Bertrandt Ingenieurbüro GmbH Wolfsburg, Wolfsburg

Community Member zahlen nichts, Strategic Member von 5.000 US-Dollar über 15.000 US-Dollar bis 35.000 US-Dollar je nach Anzahl der Mitarbeiter und Premier Member entweder 100.000 US-Dollar oder 250.000 US-Dollar. Hier gibt es allerdings auch einen Platz im Board und einen im TSC (Technical Steering Committee). Komplett offen ist RISC-V nicht, denn Mitglieder müssen einen Geheimhaltungsvertrag (NDA) unterzeichnen. Darunter fallen Informationen zu vorläufigen Entwürfen (PDF), die noch nicht bereit zur Veröffentlichung sind.

Während x86 durch AMD und Intel den Consumer- sowie den Server-Markt dominiert, gibt es Unmengen an anderen Segmenten, in denen RISC- statt CISC-Architekturen dominieren: Zu den Reduced Instruction Set Computer zählen die allgegenwärtigen ARM-Chips in nahezu jedem Smartphones oder die MIPS-Controller in Fritzbox-Routern, die z-Prozessoren in Mainframes im Bankenwesen oder für Flugbuchungen hingegen sind Complex Instruction Set Computer wie x86 auch.

Bitte aktivieren Sie Javascript.
Oder nutzen Sie das Golem-pur-Angebot
und lesen Golem.de
  • ohne Werbung
  • mit ausgeschaltetem Javascript
  • mit RSS-Volltext-Feed
47 Instruktionen, eigene Erweiterungen 
  1. 1
  2. 2
  3. 3
  4.  


Anzeige
Spiele-Angebote
  1. 68,23€
  2. 18,99€
  3. 15,99€
  4. 29,49€

t1 12. Nov 2019

Das hat doch überhaupt nichts mit safe/unsafe zu tun. Es liegt an der Implementierung...

hackfin 23. Okt 2019

Erst mal musste ich bei der Personenbeschreibung unter dem Teamfoto etwas grinsen und...

QDOS 22. Okt 2019

Das haut so nicht hin, da eben die Abneigung gegen Updates um Jahrzehnte älter ist als...

Allandor 22. Okt 2019

Zwangsläufig, durch Patente. Es sei denn Intel, AMD & co treten der Foundation bei und...

Denshi 19. Okt 2019

Geben schon, aber die Entscheidung, die ISA demnächst als open-source zu...


Folgen Sie uns
       


Canon EOS R5 - Test

Canons spiegellose Vollformatkamera EOS R5 kann Fotos mit 45 Mpx aufnehmen und Videos in 8K - aber Letzteres nur mit Einschränkungen.

Canon EOS R5 - Test Video aufrufen
Covid-19: So funktioniert die Corona-Vorhersage am FZ Jülich
Covid-19
So funktioniert die Corona-Vorhersage am FZ Jülich

Das Forschungszentrum Jülich hat ein Vorhersagetool für Corona-Neuinfektionen programmiert. Projektleiter Gordon Pipa hat uns erklärt, wie es funktioniert.
Ein Bericht von Boris Mayer

  1. Top 500 Deutscher Supercomputer unter den ersten zehn
  2. Hochleistungsrechner Berlin und sieben weitere Städte bekommen Millionenförderung
  3. Cineca Leonardo Nvidias A100 befeuert 10-Exaflops-AI-Supercomputer

iPhone 12 Mini im Test: Leistungsstark, hochwertig, winzig
iPhone 12 Mini im Test
Leistungsstark, hochwertig, winzig

Mit dem iPhone 12 Mini komplettiert Apple seine Auswahl an aktuellen iPhones für alle Geschmäcker: Auf 5,4 Zoll sind hochwertige technischen Finessen vereint, ein besseres kleines Smartphone gibt es nicht.
Ein Test von Tobias Költzsch

  1. Apple Bauteile des iPhone 12 kosten 313 Euro
  2. Touchscreen und Hörgeräte iOS 14.2.1 beseitigt iPhone-12-Fehler
  3. iPhone Magsafe ist nicht gleich Magsafe

Librem Mini v2 im Test: Der kleine Graue mit dem freien Bios
Librem Mini v2 im Test
Der kleine Graue mit dem freien Bios

Der neue Librem Mini eignet sich nicht nur perfekt für Linux, sondern hat als einer von ganz wenigen Rechnern die freie Firmware Coreboot und einen abgesicherten Bootprozess.
Ein Test von Moritz Tremmel

  1. Purism Neuer Librem Mini mit Comet Lake
  2. Librem 14 Purism-Laptops bekommen 6 Kerne und 14-Zoll-Display
  3. Librem Mini Purism bringt NUC-artigen Mini-PC

    •  /