Original-URL des Artikels: https://www.golem.de/1010/79002.html    Veröffentlicht: 29.10.2010 11:08    Kurz-URL: https://glm.io/79002

Konsortium

Intel, Samsung und Toshiba erwägen 10-nm-Fertigungspakt

Die Chiphersteller Intel, Toshiba und Samsung wollen laut einem japanischen Medienbericht zusammenarbeiten. Dabei geht es um Chipherstellung mit 10-Nanometer-Technik. Für Intel wäre die Zusammenarbeit ein Novum.

Toshiba, Intel und Samsung wollen bei der Chipherstellung in Strukturbreiten um 10 Nanometer zusammenarbeiten. Das berichtet die japanische Tageszeitung Nikkei. Die Fertigungstechnologie soll bis zum Jahr 2016 zusammen entwickelt werden.

Die drei Chiphersteller gründen dazu ein Konsortium und wollen in Kürze rund zehn weitere Unternehmen aus der Materialzulieferindustrie und ähnlichen Bereichen einladen. Zu den Firmen gehören der Fotolackhersteller JSR, die beiden Maskenhersteller Dai Nippon Printing und Toppan Printing sowie der Chipmaschinenhersteller Tokyo Electron.

Das Forschungs- und Entwicklungskonsortium wird eine Niederlassung nordöstlich von Tokio in Tsukuba, in der Ibaraki-Präfektur haben. Das japanische Wirtschaftsministerium (Ministry of Economy, Trade and Industry -METI) werde für das Konsortium circa 15 Milliarden Yen (134 Millionen Euro) bereitstellen.

Nach seiner Tick-Tock-Strategie muss Intel alle zwei Jahre die Strukturbreiten verkleinern. Seit 2006 klappt das gut, in Zukunft zeichnen sich jedoch größere Schwierigkeiten ab. Prozessoren mit 32 Nanometern Strukturbreite werden bereits ausgeliefert, und 22-Nanometer-Chips stehen für 2011 an. Danach ist ein Sprung auf 16 Nanometer vorgesehen, anschließend auf 11 Nanometer.

Wie Intel bereits im August 2009 sagte, wird die Entwicklung spätestens ab 11 Nanometern so schwierig, dass eine Änderung des Aufbaus der Transistoren nötig wird. Dies hatte das Unternehmen mit den High-k-Metal-Gates zuletzt Anfang 2007 gemacht, die ideale Bauform für den nächsten Schritt ist aber noch nicht gefunden.

Für Intel wäre eine Kooperation mit Samsung und Toshiba, beide nach Intel die Nummer zwei und drei des Halbleitermarktes, ein Novum. Bisher hat der Marktführer stets auch die Fertigungstechnologien selbst entwickelt. Anders verfährt hier ein Konsortium, an dem IBM beteiligt ist, wo bereits seit Jahren gemeinsam die Herstellungsverfahren erforscht werden. Dazu zählen unter anderem Global Foundries und Infineon, aber auch Samsung und Toshiba.

Aus dem Bericht von Nikkei geht nicht hervor, ob die Kooperation von Intel, Samsung und Toshiba nur für Flash-Bausteine gedacht ist, oder ob daraus auch ein Herstellungsverfahren für Prozessoren abgeleitet werden soll. Intel Deutschland bezeichnete den Artikel von Nikkei gegenüber Golem.de als "Gerücht" und wollte nicht weiter Stellung dazu nehmen.
[von Achim Sawall und Nico Ernst]  (asa)


Verwandte Artikel:
3D NAND: Samsung investiert doppelt so viel in die Halbleitersparte   
(12.12.2017, https://glm.io/131627 )
Intel erwägt Kooperationen für Strukturbreiten nach 16 nm    
(21.08.2009, https://glm.io/69257 )
Halbleiterfertigung: Intel braucht EUV nicht für 22 und 15 Nanometer   
(29.09.2010, https://glm.io/78319 )
High-k Metal Gates: Globalfoundries dementiert Probleme mit 32-nm-Technik   
(30.09.2010, https://glm.io/78344 )
Tunneleffekt-Transistoren: IBM und EU wollen Standbyströme eliminieren   
(27.10.2010, https://glm.io/78944 )

© 1997–2019 Golem.de, https://www.golem.de/