Original-URL des Artikels: https://www.golem.de/1008/77171.html    Veröffentlicht: 12.08.2010 17:20    Kurz-URL: https://glm.io/77171

Musterstückzahlen

ST liefert ARM-SoC mit Dual-Core und DDR3 aus

Den nach eigenen Angaben ersten mobilen Prozessor mit zwei Kernen im Design des Cortex-A9 und mit Unterstützung für DDR3-Speicher liefert ST Micro ab sofort aus. Noch gibt es nur Musterstückzahlen des System-on-a-Chip, das neben Dual-Core und sparsamem Speicher auch sonst gut ausgestattet ist.

Wann ST die Serienfertigung aufnimmt, teilte das Unternehmen ebenso wenig mit wie Preise. Die jetzt zur Verfügung gestellten Chips sollen vorwiegend der Entwicklung von Endgeräten dienen. Das nun vorgestellte SoC "Spear1310" ist der erste Vertreter einer Serie von Dual-Cores, die ST als Spear1300 bezeichnet.

Die Serie basiert auf dem Cortex-A9, den Golem.de bereits ausführlich vorgestellt hatte. ARM sieht dafür bis zu vier RISC-Kerne vor, ST verbaut aber nur zwei. Dennoch ist der Spear1300 offensichtlich nicht für Handheld-Geräte wie Tablets und Smartphones vorgesehen, denn: Zu seinem Grafikkern hält sich ST bedeckt, die Rede ist nur von einem "HD Display Controller", der sich auch für Touchscreens nutzen lassen soll. HDMI erwähnt der Chiphersteller nicht.

Potente Grafik und HDMI können jedoch per PCI-Express angebunden werden, auf dem SoC hat ST nämlich die komplette PCIe-Logik inklusive dreier Links untergebracht. Auf einen externen Treiberbaustein ist angewiesen, wer zwei Ports für Gigabit-Ethernet oder gleich drei für Fast-Ethernet nutzen will. Damit zielt ST offenbar auf den Markt für Netzwerkgeräte, was auch die integrierte Einheit für die beschleunigte Berechnung von Verschlüsselungen wie AES andeutet.

Weitere Standardschnittstellen wie für Flashspeicher, SATA, USB 2.0 und den in Maschinen und Fahrzeugen häufigen CAN-Bus bringt der Spear1310 ebenfalls mit. Seine größte Besonderheit liegt aber im Speichercontroller, der sowohl DDR2 als auch DDR3 ansteuern kann. Das klappt auch mit Fehlerkorrektur (ECC), was bei ARM-SoCs recht selten ist. Für Erweiterungen, die am selben zentralen Bus hängen, hat ST 1,3 Millionen Transistoren eingeplant, die Gerätehersteller mit eigener Logik füllen können.

Das SoC wird in 55 Nanometern Strukturbreite hergestellt und erreicht dabei einen Takt von bis zu 600 MHz für die Cortex-Kerne. Das mag angesichts von stark beworbenen "1-GHz-Smartphones" wenig erscheinen, aber: Im Gegensatz zu vielen der ARM-SoCs in diesen Geräten ist die Cache-Ausstattung des Spear1310 mit je 32KByte L1-Cache für Code und Daten je Kern und einem gemeinsamen L2-Cache von 512 KByte recht üppig. Viel Cache bringt auch bei RISC-Prozessoren viel Rechenleistung. Zur Leistungsaufnahme des Chips machte ST noch keine Angaben.  (nie)


Verwandte Artikel:
Mali-G52/V52: ARM bringt neue GPU/VPU für AI-Smartphones   
(06.03.2018, https://glm.io/133174 )
ARM-SoC-Hersteller: Qualcomm darf NXP übernehmen   
(19.01.2018, https://glm.io/132261 )
AMDs Embedded-Pläne: Ein bisschen Wunschdenken, ein bisschen Wirklichkeit   
(23.02.2018, https://glm.io/132925 )
Dynamiq: ARM erweitert Big-Little-Idee auf acht CPU-Kerne pro Cluster   
(21.03.2017, https://glm.io/126841 )
ARM-Chips in 28-Nanometer-Technik von Globalfoundries   
(15.02.2010, https://glm.io/73133 )

© 1997–2019 Golem.de, https://www.golem.de/