Original-URL des Artikels: https://www.golem.de/0912/71585.html    Veröffentlicht: 02.12.2009 19:00    Kurz-URL: https://glm.io/71585

Intel zeigt x86-Prozessor mit 48 Kernen unter Linux

Forschungschip benötigt zwischen 25 und 125 Watt

Singlechip Cloud Computer (SCC) nennt Intel seinen neuen Prozessor, der über 48 Kerne verfügt und den Weg hin zu Many-Core-Prozessoren ebnen soll. Dank feiner Stromsparfunktionen liegt die Leistungsaufnahme des Chips zwischen 25 und 125 Watt.

Intels SCC ist in erster Linie zu Forschungszwecken gedacht und soll Wissenschaftlern und Partnern von Intel zur Verfügung gestellt werden, damit diese erforschen können, wie sich Prozessoren mit einer großen Zahl von Kernen sinnvoll und effizient nutzen lassen. Intel präsentierte den Chip vorab einigen Journalisten in seinem Forschungslabor in Braunschweig, das an der Entwicklung des Chips maßgeblich beteiligt war und in dem er erstmals bootete.

Der SCC ist im Wesentlichen der Nachfolger von Intels Forschungschip Polaris, mit einem entscheidenden Unterschied: Der SCC basiert auf der x86-Architektur, die einzelnen Kerne entsprechen in etwa einem Pentium-Prozessor, was wiederum an Intels kommenden Grafikchip Larrabee erinnert. Da der Prozessor also mit bestehender Software funktioniert, konnte Intel den Chip schon jetzt unter Linux zeigen.

48 Kerne, 24 Router, 4 Speichercontroller und ein Mesh-Netzwerk

Die 48 Kerne des in 45-Nanometer-Technik gefertigten Chips verteilen sich auf 24 sogenannte Dual-Core-Tiles, die jeweils über einen Router verfügen, denn die einzelnen Kerne sind über ein 2D-Mesh-Netzwerk mit einer Bandbreite von 256 GByte/s miteinander verbunden. Die Anbindung an den Hauptspeicher erfolgt über vier integrierte Speichercontroller, die DDR3-Speicher ansprechen. Auf jedem der Kerne kann ein eigenes Betriebssystem mit eigenem Softwarestack laufen.

Auf einen kohärenten Cache wird verzichtet, denn mit steigernder Zahl von Kernen in einem Chip wächst der Aufwand, die Caches der Kerne kohärent zu halten, enorm. Wenn sich die Daten im Cache eines Kerns ändern, müssten diese Inhalte in den Caches aller anderen Kerne als ungültig markiert werden. Das ist bei wenigen Kernen zwar der Leistung zuträglich, bei sehr vielen Kernen hingegen sinkt die Leistung des Gesamtsystem eher.

Stattdessen setzt der SCC auf ein Message-Passing-Modell, wie es im High-Performance-Computing verwendet wird. Alternativ kann die Cache-Kohärenz in Software realisiert werden.

Recht feine granulare Stromsparmechanismen sollen für eine möglichst geringe Leistungsaufnahme sorgen: So kann die Taktfrequenz jedes Dual-Core-Tiles einzeln und die Spannung jeweils für eine Bank bestehend aus vier Tiles mit insgesamt acht Kernen angepasst werden. Auch für das I/O-Netzwerk und die Speichercontroller können Spannung und Taktfrequenz einzeln geregelt werden.

Die Leistungsaufnahme des Chips gibt Intel mit 25 bis 125 Watt an, erreichte diese Werte in der Vorabpräsentation in Braunschweig aber nicht ganz, da die Kerne zwecks höherer Stabilität der aktuellen Prototypen mit einer etwas höheren Grundspannung versorgt wurden. Im Idle-Modus benötigten sie 31 Watt, die maximale Leistungsaufnahme in der kurzen Demonstration erreichte 121 Watt. Angaben zur Rechenleistung und den verwendeten Taktfrequenzen machte Intel nicht.

Physik-Engine in Javascript rechnet auf der Serverfarm im Chip

Dabei zeigte Intel den Chip unter anderem anhand einer Physik-Engine, die komplett in Javascript realisiert war und in Firefox lief. Mit Hilfe von Web-Workern wurden die Berechnungen parallelisiert und auf die Kerne verteilt. Der SCC wird dabei als Serverfarm angesehen. Entsprechend dem Actor-Modell wird jeder Kern als eigenständiges System behandelt und übernimmt die Berechnungen, hier die Berechnung der Bewegung eines Teils der dargestellten Kleidung. Zur Verteilung der Rechenaufgaben auf die Kerne sowie zum Einsammeln der Ergebnisse kommt dabei das HTTP-Protokoll zum Einsatz. Die Berechnungen in der Demonstration sind eher simpel, gezeigt werden sollen vor allem die Ansätze zur chipinternen Kommunikation.

In einer anderen Vorführung zeigte Intel den Mandelbrot-Algorithmus, verteilt auf 24 und 48 Kerne, wobei der Chip fast linear skalierte. Die Berechnung des "Apfelmännchens" ist aber ein klassischer Fall eines Algorithmus, der sich sehr stark parallelisieren lässt. Darüber hinaus erprobt Intel den Chip als Hadoop-Cluster. Das verteilte System, das für gewöhnlich auf einer Vielzahl von Servern läuft, wird dabei auf die Kerne des SCC angewendet.

Zu Intels ersten Partnern bei SCC zählt Microsoft, das an Entwicklerwerkzeugen für den Prozessor arbeitet, so dass bereits eine lauffähige Version von Visual Studio 2008 für den Chip existiert. Auch die ETH Zürich soll früh Zugriff auf den SCC bekommen. Dort forscht man mit "Barrelfish" an einem Betriebssystem, das speziell für Systeme mit vielen Kernen geeignet ist. Insgesamt plant Intel, rund 100 der Chips an Forscher zu verteilen.  (ji)


Verwandte Artikel:
Nanoswitch soll Rechenkerne eines Chips per Licht verbinden   
(17.03.2008, https://glm.io/58431 )
Intel erreicht 1 Teraflops mit Larrabee    
(18.11.2009, https://glm.io/71283 )
Scorpio Engine: Microsoft erläutert SoC der Xbox One X   
(22.08.2017, https://glm.io/129610 )
Tile-Gx: 55-Watt-Prozessor mit 100 Kernen   
(26.10.2009, https://glm.io/70705 )
Quartalszahlen: AMDs CPU- und GPU-Sparte macht Gewinn   
(26.07.2017, https://glm.io/129123 )

© 1997–2021 Golem.de, https://www.golem.de/