Original-URL des Artikels: https://www.golem.de/0708/54041.html    Veröffentlicht: 10.08.2007 09:53    Kurz-URL: https://glm.io/54041

PCI-Express 3.0 wird doppelt so schnell

Erste Empfehlungen zur neuen Spezifikation

Der Wächter über alle PCI-Standards, die "PCI Special Interest Group" (PCI-SIG), hat erste Eckdaten zur künftigen Version 3.0 von PCI-Express genannt. Neben höheren Takten für die Leiterbahnen soll auch eine andere Datenkodierung für eine effektive Verdopplung der Geschwindigkeit sorgen.

Noch gibt es keine Entwurfsversion eines Standards für PCIe 3.0, dennoch wagt sich das Industrie-Gremium PCI-SIG bereits mit konkreten Zahlen zu den Transferraten an die Öffentlichkeit. Dem ging laut der SIG eine sechsmonatige Analyse verschiedener Ansatzpunkte voraus. Zur Diskussion standen dabei vor allem 10 Gigatransfers pro Sekunde (GT/s), was eine Verdopplung gegenüber PCIe 2.0 darstellen würde, oder 8 GT/s. Nur Letzteres erwies sich aber als mit heutiger Halbleiter-Technologie als wirtschaftlich herstellbar.

Um dennoch auf die doppelte effektive Bandbreite - unabhängig vom Takt - zu kommen, hat sich die PCI-SIG für eine andere Kodierung entschieden. Bei der seriellen Übertragung bisheriger PCIe-Versionen werden für 8 Bit Nutzdaten stets auch 2 Bit zur Fehlerkorrektur und für einfachere Rückgewinnung des Taktes übertragen. Diese 8B10B-Kodierung ist keine Besonderheit von PCIe, sie kommt auch bei anderen seriellen Bussen wie HyperTransport und SATA zum Einsatz. Bereits auf der Hardware-Ebene ergibt sich dabei aber eine Reduzierung der Brutto-Datenrate um 20 Prozent, unabhängig von weiterem Overhead der Protokolle.

Mit genauerem Timing der Taktgeber (PLL) und saubereren Signalwegen soll sich bei PCIe 3.0 die 8B10B-Kodierung ersetzen lassen. Damit erhofft sich die PCI-SIG eine Netto-Datenrate von 1.000 MByte/s gegenüber den 500 MByte/s bei PCIe 2.0, das wiederum mehr als doppelt so schnell wie das erste PCIe mit seinen 240 MByte/s ist. Die Notwendigkeit zu immer schnelleren Bussystemen ergibt sich nicht nur durch die bekannten Grafikkarten, sondern vor allem aus dem Netzwerk-Bereich, wo sich mehrere Adapter mit 10 Gigabit/s oder gar 40 Gigabit/s etablieren, was beispielsweise auch gegenüber proprietären Interfaces als Backplane in Blade-Servern genutzt wird.

Die PCI-SIG setzt wie bisher auch bei PCIe 3.0 auf volle Abwärtskompatibilität. Bisher geht das Konsortium davon aus, dass die Steckverbindungen gleich bleiben, auf die Software-Seite wie Protokolle und Treiber soll sich die Version 3.0 ebenfalls nur minimal auswirken. Ende 2009 soll die finale Spezifikation für PCIe 3.0 vorliegen, mit ersten Produkten rechnet die PCI-SIG dann im Jahr 2010. Das erscheint realistisch. Auch die endgültigen Normen für PCIe 2.0 wurden erst im Januar 2007 verabschiedet, bereits im Herbst 2007 soll mit Intels X38 der erste Chipsatz dafür erscheinen, AMD folgt nach der bisherigen Roadmap Ende 2008 mit dem RS780.  (nie)


Verwandte Artikel:
Preiswertes Grafik-Dock ausprobiert: Ein eGPU-Biest für unter 50 Euro   
(27.12.2017, https://glm.io/131633 )
PCI-Sig: PCIe-Express 5.0 kommt 2019   
(05.09.2017, https://glm.io/129876 )
Schnittstelle: PCI-Express 5.0 verdoppelt Bandbreite   
(20.06.2017, https://glm.io/128467 )
Neue Spezifikation 2.1: Die Ultra-High-Speed-HDMI-Kabel kommen   
(29.11.2017, https://glm.io/131378 )
HDMI: Standard-Kabel und Ethernet sind passé, USB-C kommt   
(11.09.2017, https://glm.io/129933 )

Links zum Artikel:
PCI-SIG (.com): http://www.pcisig.com

© 1997–2019 Golem.de, https://www.golem.de/