Original-URL des Artikels: https://www.golem.de/0311/28648.html    Veröffentlicht: 25.11.2003 09:35    Kurz-URL: https://glm.io/28648

Intel demonstriert 65-nm-Fertigungsprozess

SDRAM-Bausteine als Demonstrationsobjekt schon fertig

Intel hat erstmals voll funktionstüchtige SRAM-Bausteine (Static Random Access Memory), basierend auf der kommenden 65-Nanometer-Technologie, vorgestellt. Dieser Fertigungsprozess soll planmäßig ab 2005 auf 300-mm-Wafern in der Massenproduktion zum Einsatz kommen.

Der neue 65-Nanometer-Fertigungsprozess ist eine Kombination aus leistungsfähigeren Transistoren mit geringerer Verlustleistung, der zweiten Generation des Strained Silicon (gestrecktes Silizum), schnellen Interconnects aus Kupfer und einem Low-k-Dielektrikum. Der Fertigungsprozess integriert acht Schichten eines Low-k-Dielektrikums. Dies erhöht die Signalgeschwindigkeiten innerhalb des Prozessors und sorgt gleichzeitig für einen geringeren Stromverbrauch des Chips, teilte der Halbleiterhersteller mit.

"Intel setzt mit der 65-nm-Technologie den seit 15 Jahren bestehenden Trend fort, alle zwei Jahre einen neuen Fertigungsprozess einzuführen. Tatsächlich sind sogar nur 20 Monate vergangen, seit wir die volle Funktionsfähigkeit von SRAMs auf Basis unseres 90-nm-Prozesses angekündigt haben", so Dr. Sunlin Chou, Senior Vice President und General Manager der Intel Technology und Manufacturing Group. "Damit verlängern wir nicht nur die Gültigkeit von Moore's Law, sondern können auch noch bessere Produkte produzieren, während wir gleichzeitig die Fertigungskosten senken."

Intels neuer 65-Nanometer-Fertigungsprozess zeichnet sich durch Transistoren aus, die nur noch 35 Nanometer lang sind (Gate-Länge). In der Massenproduktion werden sie damit die kleinsten Hochleistungstransistoren auf CMOS-Basis sein, teilte Intel mit. Zum Vergleich: Die Transistoren, die derzeit in Intel-Pentium-4-Prozessoren zum Einsatz kommen, messen 50 Nanometer.

Intel produziert bereits voll funktionstüchtige 4-Megabit-SRAM-Bausteine mit einer winzigen Fläche von 0,57 Quadratmikrometern auf dem 65-Nanometer-Fertigungsprozess. Kleine SRAM-Speicherzellen ermöglichen eine Leistungssteigerung durch die Integration größerer Cachespeicher in Prozessoren. Die ersten in 65-Nanometer-Technologie gefertigten SRAM-Bausteine erweisen sich nach Unternehmensangaben als sehr robust mit einem zuverlässigen Rauschabstand, was ein effizientes Umschalten der Transistoren erlaubt. Jede SRAM-Zelle besteht aus sechs Transistoren. Zehn Millionen dieser Transistoren würden auf einem Quadratmillimeter Platz finden und somit etwa auf die Spitze eines Kugelschreibers passen.

"Intels 65-Nanometer-Fertigungsprozess ist bereits sehr zuverlässig und auf dieser Basis fertigen wir schon Wafer und Chips in unseren Entwicklungsfabriken", so Mark Bohr, Intel Senior Fellow und Leiter der Abteilung Prozessarchitektur und Integration. "Wir gehen davon aus, dass wir im Jahr 2005 das erste Unternehmen sein werden, das auf Basis der 65-Nanometer-Technologie in großen Stückzahlen produzieren wird."

Die Halbleiterbausteine werden in Intels 300-mm-Wafer-Entwicklungsfabrik D1D in Hillsboro, Oregon, hergestellt, wo der 65-Nanometer-Prozess auch entwickelt worden ist. D1D ist Intels neue und größte Fabrik. Der größte Reinraum, der dort zu finden ist, misst rund 16.500 Quadratmeter, was ungefähr der Größe von zweieinhalb Fußballfeldern entspricht.  (ad)


© 1997–2019 Golem.de, https://www.golem.de/