Original-URL des Artikels: https://www.golem.de/0310/27841.html    Veröffentlicht: 09.10.2003 11:13    Kurz-URL: https://glm.io/27841

Stromspar-CPU: Weitere Details zu Transmetas Efficeon

Auch SSE und SSE2 werden unterstützt

Vor der für nächste Woche geplanten offiziellen Einführung des als Centrino-Konkurrent lancierten Efficeon hat Transmeta weitere technische Details des Notebook-Prozessors bekannt gegeben. So wird der 29 x 29 mm große Efficeon-Prozessor über einen Level-1-Cache mit 128 KByte Befehls- und 64 KByte Daten-Cache sowie einen Level-2-Write-Back-Cache von 1 MByte verfügen.

Im Vorgänger Crusoe TM5800 sind hingegen noch je 64 KByte Befehls- und Daten-Cache und ein mit 512 KByte nur halb so großer Level-2-Write-Back-Cache integriert. Wie beim TM5800 steckt auch beim Efficeon die Northbridge im Prozessor-Chip. Allerdings unterstützt der Efficeon nun anstatt maximal DDR266- bis zu DDR400-SDRAM inkl. ECC etwa für den Server-Einsatz.

Neu ist auch die Integration einer AGP-4X-Schnittstelle in den Chip, was nicht nur höhere Leistung, sondern auch geringere Kosten für Systemhersteller mit sich bringen soll. Mit einer externen Southbridge kommuniziert der Efficeon per mit 400 MHz getakteter 8-Bit-HyperTransport-Link, was 800 MByte je Richtung bzw. eine Gesamtdatenrate von 1,6 GByte ergibt. Zur direkten Anbindung von Legacy-Hardware (ISA, serielle/parallele Schnittstellen) hat Transmeta dem Efficeon auch Intels Low-Pin-Count-(LPC-)Bus spendiert.

Der ehemals als TM8000 oder Astra bezeichnete Efficeon wird als x86-kompatibler 256-Bit-VLIW-Prozessor in 130 nm von TSMC für Transmeta gefertigt und soll acht Instruktionen pro Taktzyklus ausführen können. Für 2004 wurde der Sprung auf 90 nm in Zusammenarbeit mit Fujitsu geplant. Bis jetzt wurden von Transmeta keine endgültigen Taktraten genannt, bereits Mitte 2003 verkündete der Hersteller bereits, dass es Muster mit 1,1 GHz geben würde. Vermutlich wird der Prozessor mit 1 oder 1,1 GHz in den Markt eingeführt.

Wie bei Transmetas Prozessoren üblich, wird auch beim Efficeon die spezielle Codemorphing-Software (CMS) des Prozessors die x86-Instruktionen zur Laufzeit in VLIW-Instruktionen umwandeln, wobei Transmeta eine weiter gesteigerte Leistung verspricht. Laut Transmeta wurden dem Efficeon neben MMX - im Gegensatz zur TM5000-Serie - auch Intels Multimedia-Befehlssätze SSE und SSE2 spendiert, was Multimedia-Anwendungen zugute kommen wird. Dank des "Enhanced LongRun Thermal Management" und des "Enhanced LongRun Power Management" soll nicht nur im mobilen Betrieb mehr Energie gespart werden.

Die laut Transmeta nicht nur stromsparende, sondern auch leistungsfähige Efficeon-Prozessorfamilie soll für 12- und 14-Zoll-Mainstream-Notebooks, Tablet-PCs, Ultra-Personal Computer, geräuscharme Desktops, Blade Server und Embedded-Systeme geeignet sein. Die offizielle Einführung des Efficeon erfolgt laut Transmeta am kommenden Dienstag, dem 14. Oktober 2003.  (ck)


© 1997–2020 Golem.de, https://www.golem.de/