Original-URL des Artikels: https://www.golem.de/news/open-titan-google-startet-oss-projekt-fuer-hardware-security-chip-1911-144816.html    Veröffentlicht: 05.11.2019 17:30    Kurz-URL: https://glm.io/144816

Open Titan

Google startet OSS-Projekt für Hardware-Security-Chip

Gemeinsam mit Partnern hat Google das Projekt Open Titan angekündigt. Ziel ist ein komplett offen designter Chip auf Basis von RISC-V, der als Root-of-Trust in vielen verschiedenen Geräten genutzt werden soll.

Vor rund zweieinhalb Jahren hat Google erstmals öffentlich seinen Titan-Sicherheitschip für seine Cloud-Server vorgestellt. Mit dem von Google und weiteren Partnern initiierten Projekt Open Titan folgt nun eine Initiative, die einen ähnlichen Chip erstellen soll, nur eben mit einem offenen Design auf Grundlage der freien Befehlssatzarchitektur RISC-V. Genutzt werden soll der Open-Titan-Chip als sogenannter Root-of-Trust (RoT), wie Google in seinem Security-Blog mitteilt.

Mit Hilfe eines RoT sollen üblicherweise sowohl der Zustand der in einem Rechner verbauten Hardware sowie die darauf laufende Software verifiziert werden. Der RoT dient dabei, wie der Name andeutet, als vertrauenswürdiger Startpunkt für eine Kette von Sicherheitsmechanismen und Verifikationen, die mit der Firmware beginnen. Zusätzlich zu seinen eigenen Servern nutzt Google derartige Chips unter anderem in sämtlichen Chromebooks sowie auch in neueren Pixel-Geräten.

Die Offenlegung des Chip-Designs soll dieses "transparenter, vertrauenswürdiger und letztlich sicher" machen, wie Google in der Ankündigung schreibt. Die Transparenz des Designs sowie der offene Gestaltungsprozess sollen dabei dafür sorgen, dass eventuelle Probleme bereits früh erkannt werden können und das "blinde Vertrauen" in die Hardware zumindest reduziert werde.

Viele komplexe Bauteile

Grundlage der Arbeiten bildet die CPU Ibex von Lowrisc. Hinzukommen sollen "kryptographische Koprozessoren, ein Hardware-Zufallszahlengenerator, eine fortgeschrittene Schlüsselhierarchie, Speicherhierarchien für flüchtigen und nichtflüchtigen Speicher, Abwehrmechanismen, I/O-Peripheriegeräte, Secure Boot und mehr". Eine Design-Übersicht liefert die Projekt-Dokumentation. Erst vor knapp zwei Wochen hatten die RISC-V-Spezialisten von Sifive angekündigt, ähnliche Technik in ihren Designs bereitzustellen.

Offiziell verwaltet wird das Open-Titan-Projekt von Lowrisc, das als gemeinnütziges Unternehmen tätig ist. Zusätzlich zu Google und Lowrisc sind an den Arbeiten zunächst außerdem Western Digital, die ETH Zürich, der Halbleiterhersteller Nuvoton sowie G+D Mobile Security beteiligt. Der Code des Projekts findet sich auf Github.

 (sg)


Verwandte Artikel:
Alexa und Siri: Sprachbefehle unhörbar per Laser übertragen   
(05.11.2019, https://glm.io/144805 )
Shield: Sifive baut Hardware-Krypto und -Security für RISC-V-SoCs   
(24.10.2019, https://glm.io/144604 )
ARM: Memory-Tagging soll Speicherlücken in Android verhindern   
(06.08.2019, https://glm.io/143016 )
Linux-Laptop: System 76 verkauft zwei Laptops mit Coreboot   
(11.10.2019, https://glm.io/144378 )
Linux-Laptop: System 76 bereitet ersten Coreboot-Laptop vor   
(12.08.2019, https://glm.io/143137 )

© 1997–2020 Golem.de, https://www.golem.de/