Original-URL des Artikels: https://www.golem.de/0106/14330.html    Veröffentlicht: 13.06.2001 09:37    Kurz-URL: https://glm.io/14330

Infineon stellt neue TriCore-Prozessor-Architektur vor

Leistungssteigerung für Embedded-Anwendungen

Infineon hat eine neue Generation seiner TriCore-Prozessor-Core-Architektur vorgestellt, die als Plattform für System-on-Chip-(SoC-)Designs und andere elektronische Bausteine ausgelegt ist. Der TriCore 2.0 Core soll eine deutliche Erhöhung der System-Performance mit sich bringen, wobei jedoch die Code-Kompatibiliät mit existierenden Designs auf Basis früherer TriCore-Versionen gewährleistet sein soll.

Die TriCore-Prozessor-Architektur ist für Applikationen gedacht, die ursprünglich separate Microcontroller- und DSP-Komponenten benötigten. Die Applikationen decken dabei einen weiten Bereich von Marktsegmenten und Anwendungen ab, einschließlich Chips für Mobilfunk-Basisstationen und Mobiltelefone, Datenspeicher-ICs, Bausteine für Internetzugriffsgeräte, Breitband-Netzwerke, industrielle Steuerungen oder für das Motormanagement in Automobilen.

Die wesentliche Verbesserung der neuen Core-Architektur ist eine sechsstufige Superskalar-Prozessor-Pipeline, womit Taktraten von 600 MHz in SoC-Designs auf Basis einer 0,13-µm-Prozesstechnologie unterstützt werden. Der neue Core behält die grundsätzlichen Design-Merkmale der TriCore-Vorgänger bei, wozu eine hohe nutzbare Prozessor-Bandbreite durch effizientes Task-Switching, eine hohe generelle Prozessor-Verarbeitungsleistung und eine sehr kleine Chipfläche für den Core gehören.

Die Verarbeitungsleistung des TriCore 2.0 Cores wird mit etwa 900 MIPS bei 600 MHz veranschlagt. Implementiert in die 0,13-µm-Technologie von Infineon benötigt der Core nur etwa 2 Quadratmillimeter. Eine typische System-Implementierung mit Core, MMU, 192 Kbyte Speicher und Interfaces für Co-Prozessor bzw. Peripherie beansprucht weniger als 7 Quadratmillimeter.

Auf dem Embedded Processor Forum in San Jose, Kalifornien, präsentierte Infineon heute die grundsätzlichen Design-Merkmale des TriCore2.0. Der Core implementiert eine Obermenge des Befehlsatzes der TriCore-1.x-Architektur.

Infineon will die TriCore-2-Architektur im ersten Halbjahr 2002 zur Verfügung stellen. Entwicklungswerkzeuge und Evaluation-Tools stehen von Infineon und Third-Party-Anbietern ab Anfang 2002 zur Verfügung. Der neue Core wird, wie die TriCore 1.x Cores, auch als lizenzierbarer Soft-Makro erhältlich sein.  (ad)


© 1997–2020 Golem.de, https://www.golem.de/