Original-URL des Artikels: https://www.golem.de/news/freedom-revolution-sifive-hat-risc-v-designs-in-7-nm-mit-hbm2e-1904-140265.html    Veröffentlicht: 12.04.2019 14:50    Kurz-URL: https://glm.io/140265

Freedom Revolution

Sifive hat RISC-V-Designs in 7 nm mit HBM2e

Mit der Freedom Revolution gibt es eine Plattform mit 7-nm-Fertigung, die RISC-V-Kerne mit einem schnellen HBM2e-Controller/Interface kombiniert. Neben High Bandwidth Memory unterstützt das Design auch LPDDR5-Arbeitsspeicher und PCIe-Gen5-Serdes.

Der auf den freien CPU-Befehlssatz RISC-V spezialisierte Hersteller Sifive hat mehrere sogenannte IP-Enablement-Plattformen für das Freedom-Revolution-Design vorgestellt. Die erste davon hatte ihr Tape-out bereits im ersten Quartal 2019, die beiden anderen sollen im dritten und vierten Quartal folgen. Die Designs sind für die 7-nm-Fertigung von TSMC gedacht und integrieren diverse Funktionsblöcke. Der Chipexperte David Schor hat Details dazu veröffentlicht.

Mit der ersten, bereits für die Produktion fertiggestellten Plattform testet Sifive unter anderem Assoziativspeicher (Ternary Content Addressable Memory), ein LVDS-Interface (Low Voltage Differential Signaling) und ein HBM2e-Interface mit 3,2 GHz. Das steht für High Bandwidth Memory v2 Enhanced und beschreibt einen Stapelspeicher mit doppelter Kapazität sowie höherer Geschwindigkeit. Bisher stellt nur Samsung entsprechende Flashbolt-HBM2e-Chips mit 16 GByte pro Stack her. Frühere Versionen laufen mit 2 GHz und haben 8 GByte.

In die nächste Plattform will Sifive eigenes IP (Intellectual Property, also geistiges Eigentum) integrieren: Konkret soll darin ein CPU-Kern auf Basis von RISC-V samt diversen Caches stecken, außerdem ein Controller für das HBM2e-Interface. Mit Tilelink kommt das notwendige Cache-kohärente Fabric hinzu, also ein Bus respektive Interconnect, welches die einzelnen Blöcke verknüpft. Sifive spricht daher von einem SiP, einem System-in-a-Package.

Abschließend folgt ein drittes Design, das eigentliche Freedom Revolution: Der einzelne RISC-V-Kern wird durch Sifives eigene S7/U7 ersetzt, hinzu kommen Controller und Phy für LPDDR5-Arbeitsspeicher und Serdes für PCIe-Gen5-Lanes. Gedacht ist die 7-nm-Plattform für Anwendungen wie die - obligatorische - künstliche Intelligenz, für Netzwerke und generelle Berechnungen. Bisher wird RISC-V unter anderem für IoT-Geräte und für SSD-Controller verwendet.  (ms)


Verwandte Artikel:
ARM-CPU-Alternative: Sifive zeigt Hochleistungs-Octacore mit RISC-V   
(02.11.2018, https://glm.io/137479 )
CPU-Befehlssatz: Amazon portiert FreeRTOS auf RISC-V   
(27.02.2019, https://glm.io/139688 )
Auftragsfertiger: TSMC startet 5-nm-Risk-Production   
(05.04.2019, https://glm.io/140486 )
A13-Chip: Apple bleibt der TSMC für 7 nm treu   
(11.02.2019, https://glm.io/139302 )
Dezemberquartal: Apple mit Gewinn- und Umsatzrückgang   
(29.01.2019, https://glm.io/139054 )

© 1997–2019 Golem.de, https://www.golem.de/