Original-URL des Artikels: https://www.golem.de/news/programmable-acceleration-card-intel-bringt-fpga-beschleuniger-mit-ddr4-slots-1809-136818.html    Veröffentlicht: 27.09.2018 11:21    Kurz-URL: https://glm.io/136818

Programmable Acceleration Card

Intel bringt FPGA-Beschleuniger mit DDR4-Slots

Als Erweiterung für Xeon-Server gibt es von Intel eine PAC mit Stratix 10. Die FPGA-Steckkarte nimmt DDR4-Speicher auf, weil die SX-Versionen der Stratix 10 keinen High Bandwidth Memory unterstützen.

Intel hat mit der PAC (Programmable Acceleration Card) eine Beschleunigerkarte mit programmierbaren Schaltungen vorgestellt. Die PAC mit Stratix 10 SX folgt auf die PAC mit Arria 10 GX, die neuen FPGAs (Field Programmable Gate Array) sind jedoch schneller als ihre Vorgänger und arbeiten Energie-effizienter.

Gedacht sind die Steckkarten in Kombination mit Intels Xeon-Prozessoren, wo sie zur Beschleunigung von Big Data, Cybersecurity, Finanzanalysen, Genforschung, künstlicher Intelligenz oder Video-Transcoding im Cloud- oder Enterprise-Server-Segment eingesetzt werden können. Gesteuert werden die PACs mit dem FPGA Interface Manager (FIM), auf dem dann die quelloffene Open Programmable Acceleration Engine (OPAE) und Bibliotheken oder Frameworks und die eigentlichen Anwendungen laufen.

Die Programmable Acceleration Card mit Stratix 10 SX ist ein 3-Slot-Design mit 225 Watt thermischer Verlustleistung. Die FPGAs weisen bis zu 5,5 Millionen Logikelemente auf und sprechen DDR4-Speicher direkt auf der Karte an, da nur die Stratix 10 MX mit lokalem HBM2-Stapelspeicher für eine höhere Datentransferrate ausgestattet sind. Die Kommunikation zum Xeon erfolgt per PCIe Gen3 x16 via UPI, ähnlich wie bei den On-Package-Lösungen.

Intel hat mit dem Xeon 6138P zumindest ein Modell im Angebot, bei welchem eine 20-kernige CPU mit einem Arria 10 GX 1150 der Altera-Tochter auf einem Träger kombiniert wurde. Positionoiert ist dieser Xeon für Server, auf denen virtuelle Maschinen betrieben werden, da der FPGA das Dataplane Switching erledigen und so die eigentliche CPU entlasten soll.  (ms)


Verwandte Artikel:
Altera: Was Intel mit FPGAs vorhat   
(20.08.2016, https://glm.io/122812 )
Jim Anderson: AMDs Ryzen-Manager wird Lattice-Chef   
(29.08.2018, https://glm.io/136245 )
Xilinx übernimmt DeePhi Tech: Weltgrößter FPGA-Hersteller kauft China-Startup   
(20.07.2018, https://glm.io/135585 )
FPGA: Intels Server-Sparte kauft eASIC   
(13.07.2018, https://glm.io/135465 )
Synopsys-Demo: Prototyp von USB 3.2 schafft 1.600 MB/s   
(29.05.2018, https://glm.io/134626 )

© 1997–2019 Golem.de, https://www.golem.de/