Original-URL des Artikels: https://www.golem.de/news/foundry-samsung-aktualisiert-node-roadmap-bis-3-nm-1807-135335.html    Veröffentlicht: 05.07.2018 12:51    Kurz-URL: https://glm.io/135335

Foundry

Samsung aktualisiert Node-Roadmap bis 3 nm

Der südkoreanische Fertiger wird in den kommenden Jahren die physikalischen Grenzen ausreizen: Mit 7LPP soll extrem ultraviolette Strahlung für Smartphone-Chips zum Standard werden, bei 3 nm plant Samsung erstmals, spezielle Transistoren zu implementieren.

Samsung hat auf dem Foundry Forum die hauseigene Roadmap zur Chip-Fertigung auf den neuesten Stand gebracht und Partner wie ARM erste Taktprognosen geben lassen. Einige Nodes fallen weg, andere werden umbenannt, das Ziel bleibt gleich: Samsung geht fast so aggressiv vor wie Intel und möchte der TSMC, dem weltgrößten Auftragsfertiger, weitere Kunden streitig machen.

Als aktuellen Schritt nutzt Samsung das 7LPP (7 nm Low Power Plus) getaufte Verfahren, die für das zweite Halbjahr 2018 angesetzte Serienfertigung dürfte kurz vor dem Start stehen: Es ist das erste mit extrem ultravioletter Strahlung (EUV), womit das äußerst aufwendige und enorm teure sowie stark fehleranfällige Multipatterning der klassischen Immersionslithographie wegfällt - Intel plagt sich bei 10 nm bekanntlich seit Jahren mehr oder weniger erfolglos damit herum.

Über EUV hin zu GAA

Für 7LPP hat Fab 3 nahe Hwaseong in Südkorea für sechs Milliarden US-Dollar aufgerüstet, Kunde ist beispielsweise Qualcomm für einen kommenden Snapdragon-Chip. Der könnte modifizierte Cortex-A76-Kerne nutzen, die laut ARM mit 7LPP über 3 GHz erreichen sollen. Heutige Cortex-A75 im Snapdragon 845 mit 10LPP schaffen bereits 2,96 GHz. Vor allem aber wird 7LPP neben mehr Takt auch die Effizienz steigern, hinzu kommen Architekturverbesserungen, welche die Kerne und das System-on-a-Chip ebenfalls sparsamer bei gleicher oder mehr Leistung machen.

Mit 5LPE (5 nm Low Power Early) plant Samsung eine verbesserte Version von 7LPP, die Südkoreaner nennen eine geringere Die-Fläche und eine geringere Energieaufnahme durch reduzierte Leckströme als Vorteile. Der vergangenes Jahr auf dem Foundry Forum erwähnte 6LPP-Node fällt somit weg oder besser gesagt, er wurde wohl in 5LPE umbenannt - kleinere Zahlen lassen sich schlicht besser vermarkten, auch wenn die Technik die gleiche bleibt. Mit 4LPE und 4LPP möchte Samsung das Verfahren weiter verfeinern, kleinere SRAM-Zellen sowie mehr Takt sollen das letzte Quentchen aus den FinFet-Transistoren herausholen.

Denn dann folgen 3GAE (3 nm Gate All Around Early) und das optimierte 3GAP (3 nm Gate All Around Plus): Anders als bei bisherigen FinFet-Transistoren ist der leitende Kanal (Channel) ringsherum umschlossen, was mehrere Gates zwischen Drain und Source ermöglicht. Die Hersteller sprechen in diesem Kontext oft von Nanosheet- oder Nanowire-Fets, wobei Samsung selbst das Ganze als MBCFET (Multi Bridge Channel Fet) bezeichnet. 3GAE und 3GAP sollen signifikant schnellere Transistoren ermöglichen.  (ms)


Verwandte Artikel:
Halbleiterfertigung: Samsung investiert 116 Milliarden US-Dollar   
(24.04.2019, https://glm.io/140845 )
Ice Lake plus Xe-GPGPU: Intel erläutert 10-nm- und 7-nm-Zukunft   
(09.05.2019, https://glm.io/141135 )
Big Blue: IBM nutzt Samsungs 7LPP für Power10 und z16   
(21.12.2018, https://glm.io/138364 )
Halbleiterfertigung: Samsungs 5-nm-EUV-Prozess ist bereit   
(16.04.2019, https://glm.io/140706 )
Auftragsfertiger: Samsung erweitert Roadmap bis 4 nm plus EUV   
(26.05.2017, https://glm.io/128032 )

© 1997–2019 Golem.de, https://www.golem.de/