Original-URL des Artikels: https://www.golem.de/news/cpu-sifive-stellt-64-bit-quadcore-mit-risc-v-vor-1710-130518.html    Veröffentlicht: 09.10.2017 15:21    Kurz-URL: https://glm.io/130518

CPU

Sifive stellt 64-Bit-Quadcore mit RISC-V vor

Hardwarehersteller Sifive zeigt das erste 64-Bit-Quadcore-SoC auf Basis des freien Befehlssatzes RISC-V. Der Chip ist für den Embedded-Markt mit Linux-Einsatz gedacht und konkurriert klar mit ARM-Chips.

Nach ersten Boards mit 32-Bit-CPU auf Basis des RISC-V-Befehlssatzes sowie einzelnen 64-Bit-Kernen kündigt der auf diesen freien Befehlssatz spezialisierte Hersteller Sifive ein Quadcore-SoC an. Der Chip, U54-MC Coreplex, nutzt eigens designte 64-Bit-Kerne als eigentliche Prozessoren für Anwendungen sowie einen kleineren Kern zur Systemkontrolle und -verwaltung.

Der U54-MC von Sifive ist vor allem für den Einsatz im Embedded-Bereich gedacht und hier vor allem für jene Aufgaben, die die Verwendung eines vollständigen Betriebssystems erfordern wie etwa: "KI, maschinelles Lernen, Netzwerk, Gateways sowie smarte IoT-Geräte". Als Betriebssystem kann neben FreeBSD das auf vielen Embedded-Geräten genutzte Linux für RISC-V eingesetzt werden.

Die neue CPU-Architektur wird bisher von den GNU Binutils und GCC voll unterstützt. Der Code für den Linux-Kernel soll nach derzeitigen Planungen mit Linux 4.15 Mitte Januar 2018 stabil erscheinen, die Unterstützung für RISC-V in der Glibc dann Anfang Februar mit Version 2.27. Linux-Distributionen können dann weitgehend mit Upstream-Komponenten ihre Systeme bauen und sind nicht mehr direkt auf extern gepflegte Codezweige angewiesen.

Konkurrenz für ARM Cortex A35

Die Kerne des U54-MC laufen mit 1,5 GHz Takt, verwenden je 32 KByte L1-Daten- sowie 32 KByte L1-Instruktionen-Cache und teilen sich einen kohärenten 2-MByte-L2-Cache. Hinzu kommen Interrupt-Controller und die Möglichkeit zum Hardware-Debugging. Peripheriegeräte und Chips sollen per Tile-Link-Bus integriert werden können, das als RISC-V-Alternative zu ARMs Advanced Microcontroller Bus Architecture (AMBA) dient.

Zum Vergleich und als Konkurrenz zu dem U54-MC listet Sifive die ARM Cortex A35 auf, die ähnliche technische Eigenschaften aufweisen, nur eben den lizenzpflichtigen Befehlssatz von ARM nutzen. Gefertigt wird der U54-MC im 28-nm-HPC-Verfahren von TSMC. Interessierte Kunden können sich für einen frühzeitigen Zugang zu den Chips registrieren. Entwicklerplatinen mit dem Quadcore U54-MC sollen im ersten Quartal 2018 bereitstehen.  (sg)


Verwandte Artikel:
Arduino Cinque: RISC-V-Prozessor und ESP32 auf einem Board vereint   
(22.05.2017, https://glm.io/127966 )
CPU-Architektur: Western Digital will 2 Milliarden RISC-V-Kerne im Jahr   
(30.11.2017, https://glm.io/131428 )
PTI und IBRS: FreeBSD erhält Patches gegen Meltdown und Spectre   
(19.02.2018, https://glm.io/132856 )
CPU Features: Google gibt Code zur CPU-Funktionsanalyse frei   
(08.02.2018, https://glm.io/132662 )
CPU-Architektur: RISC-V-Portierung in den Linux-Kernel aufgenommen   
(16.11.2017, https://glm.io/131182 )

© 1997–2020 Golem.de, https://www.golem.de/