Original-URL des Artikels: https://www.golem.de/news/fertigungstechnik-das-nanometer-marketing-1709-129983.html    Veröffentlicht: 28.09.2017 11:59    Kurz-URL: https://glm.io/129983

Fertigungstechnik

Das Nanometer-Marketing

Egal ob Notebook oder Smartphone: Die Hersteller werben gerne mit modernen Fertigungsprozessen von Intel, Globalfoundries, Samsung oder TSMC für die verbauten Chips. Ein genauerer Blick zeigt aber, dass 10 nm nicht gleich 10 nm sind und dass 11 nm und 16 nm recht weit auseinander liegen können.

Das hat Huawei sich nicht nehmen lassen: Noch vor der Präsentation des Mate 10 gab der Hersteller bekannt, dass dessen Kirin-970-Prozessor im 10-nm-Verfahren produziert wird, als Fertiger fungiert die TSMC. Die Taiwan Semiconductor Manufacturing Company ist zwar der größte Halbleiterfertiger der Welt, die Rolle des technisch führenden Produzenten aber beansprucht Intel für sich. Wir haben das Nanometer-Marketing hinterfragt: Wie unterscheiden sich die Prozesse und welche Ergebnisse lassen sich erzielen?

Zuerst einmal gilt es zu klären, was 10 nm bedeutet - nämlich mitnichten, dass ein Großteil der Strukturen eines Chips entsprechend kompakt wäre. Im Gegenteil haben heutige Fertigungstechniken physisch mit ihren Bezeichnungen praktisch nichts mehr zu tun, es handelt sich dabei um reines Marketing. Denn so wie noch vor gut einer Dekade höhere Gigahertz-Werte mit einer vermeintlich höheren Rechengeschwindigkeit gleichgesetzt wurden, suggerieren niedrige Nanometer-Angaben effizientere und schnellere Chips.

Noch vor gut zehn Jahren gab es sogenannte Nodes, also unterschiedliche Strukturbreiten, die nahe an ihren Bezeichnungen lagen. Die International Technology Roadmap for Semiconductors (ITRS) gab die Schritte vor, bei denen zwischen Full-Nodes und Half-Nodes unterschieden wurde. Bei einem Full-Node, etwa von 45 nm auf 32 nm, halbiert sich die Chipfläche grob. Beim Wechsel zu einem Half-Node wie 28 nm skaliert die Größe deutlich weniger, allerdings sind die Kosten für Kunden auch geringer. Bis heute ist die Die-Size ein sehr wichtiger Faktor, da sie entscheidet, wie viele Chips auf einen Wafer passen - üblich sind Siliziumscheiben mit 300 mm Durchmesser.

Weitere Faktoren bei der Fertigung sind die Komplexität eines Prozesses aufseiten der Transistoren, deren Verschaltung sowie die Anzahl der Belichtungsschritte und generell die Lithographie. Die Frage nach dem besten Hersteller ist somit auch eine Frage nach dem Design, denn Chips werden an ein Verfahren angepasst und nicht umgekehrt. Intel und Samsung nehmen eine Sonderrolle ein, da sie ihre Prozessoren selbst entwickeln und in den eigenen Fabs (kurz für Semiconductor Fabrication Plants) fertigen. Solche Halbleiterwerke kosten Unsummen, etwa Samsungs neue Fab für 3D-NAND-Flash-Speicher in Pyeongtaek: enorme 26 Milliarden US-Dollar.

Die Kosten sind so hoch, dass Intel mittlerweile dazu übergangen ist, die Kapazitäten anderen Herstellern zur Verfügung zu stellen.

Drei Jahre Vorsprung für Intel

Intel sieht sich dabei als Vorreiter bei neuen Nodes und bekräftigte diese Sicht im Frühsommer 2017. Der Technologievorsprung soll einen Fertigungsschritt beziehungsweise satte drei Jahre betragen, wenn es um das 10-nm-Verfahren geht. Oder anders ausgedrückt: Intels 14 nm soll so gut sein wie 10 nm der Konkurrenz, die wiederum erst mit 7 nm an Intels 10 nm herankommen würde. Allerdings sind solche Vergleiche nur ein Teil der Wahrheit und die Metriken können selektiv die eine oder die andere Technik vorne sehen.

Typische Elemente in einem SoC sind Logiktransistoren für Rechenwerke und SRAM-Zellen für Caches, eine andere Herangehensweise sind NAND-Strukturen wie bei Flash-Speicher und auch der Abstand von Strukturen wie Leiterbahnen (Metal Pitch) kann als Kennwert herangezogen werden. Intel liegt laut eigenen Angaben bei 10 nm bei all diesen Metriken vor der Konkurrenz, die Packdichte etwa soll doppelt so hoch ausfallen - 100 statt 50 Millionen Transistoren pro Quadratmillimeter. Als Metrik verwendet der Hersteller eine 3/2-Verteilung aus 4-Transistor-NAND-Zellen und SFF-Gates (Scan Flip Flop).

Für Intels 14 nm, für Samsungs 14LPP und für TSMCs 16FF+ lässt sich Intels Aussage halbwegs nachprüfen; hier sind einige Charakteristiken der Nodes einsehbar. Beim für die Chipgröße relevanten Metal Pitch etwa führt Intel mit 52 nm zu jeweils 64 nm, beim Gate Pitch sind es 70 nm zu 78 nm sowie 90 nm und SRAM-Zellen (High Density) fallen mit 0,0499 zu 0,064 und 0,0810 µm² kompakter aus. Mit 10 nm verringert Intel den Metal Pitch auf 36 nm verglichen mit 51 nm (10LPP) und 42 nm (10FF), beim Gate Pitch sind es 54 nm zu 68 nm und 64 nm sowie HD-Zellen mit 0,0312 statt 0,040 sowie 0,042 µm².

Basierend auf diesen Angaben ist der von Intel propagierte Vorsprung durchaus nachvollziehbar, da die 14-nm-Technik kaum schlechtere Charakteristiken aufweist als die 10-nm-Prozesse der Konkurrenz. Allerdings hatdie TSMC mit 12FF optimierte 14/16-nm-Varianten mit irreführenden Bezeichnungen im Angebot, die schneller schaltende Transistoren ermöglichen. Nominelle 11 nm haben somit viel mehr mit 16 nm zu tun als mit 10 nm (bei Samsungs 11LPP ist das anders), was den Partnern allerdings bekannt ist.

Hinzu kommt, dass das spezifische Design eines Chips massiven Einfluss auf dessen Geschwindigkeit und Leistungsaufnahme hat.

Einblicke per Dual-Sourcing

So lässt AMD die Polaris-11-GPU in 14LPP bei Samsung fertigen und Nvidia den GP107-Chip ebenfalls: Mit 124 zu 132 mm² und 3,0 zu 3,3 Milliarden Transistoren ähneln sich beide stark. Die darauf basierenden Grafikkarten Radeon RX 560 und Geforce GTX 1050 Ti differenzieren sich aber deutlich: Das Nvidia-Modell rechnet ein Viertel schneller und ist dabei deutlich sparsamer. Sinnvoller ist daher, den gleichen Chip mit unterschiedlichen Nodes zu vergleichen.

Möglich macht das Apples A9 des iPhone 6S (Plus): Der wurde bei Samsung mit 14LPE und bei TSMC mit dem initialen 16FFF zweigleisig gefertigt. Mit 96 mm² zu 104,5 mm² fällt die Samsung-Variante kompakter aus, was den weniger Platz belegenden CPU- und GPU-Kernen und den SRAM-Zellen zu verdanken ist. Der kleinere Chip zeigte aber eine Tendenz zu einer höheren Leistungsaufnahme unter Last, weswegen sich Apple zu einem Statement genötigt sah.

Der neue A11 Bionic des iPhone X wird im 10-nm-Verfahren bei der TSMC produziert, wie Tech Insights bestätigt hat. Apple spricht fast nie über das Fertigungsverfahren der eigenen Chips, nutzt aber zumeist die modernste verfügbare Technik. Intel dagegen hat das Tick-Tock-Modell, also den Wechsel von Node und Architektur, aufgegeben und betreibt nun Hyperscaling. Hinter dem Begriff verbirgt sich die Aussage, dass die Kosten pro Transistor weiter sinken, was durch optimierte Prozesse wie 14++ erreicht wird.

Während diese Intel-Bezeichnung halbwegs treffend ist, übertreibt es die Konkurrenz: Globalfoundries und TSMC sprechen von 12LPP sowie 12FF, Samsungs 11LPP hingegen ist ein 10-nm-Prozess. Für diese Generation, die bei Intel als 10+ und 10++ fortgeführt wird, hat Samsung dann auch gleich noch 8LPP eingeplant - die Roadmap reicht scheibchenweise bis hinab zu 4LPP.

Nächster Shrink bei Moore's Law: 7 nm mit EUV-Strahlung. Technisch ist beides schon länger möglich, wirtschaftlich aber nicht sinnvoll. Fabs müssen immer länger laufen, damit sich die viele Milliarden teuren Werke rentieren. Das Nanometer-Marketing wird uns also noch eine Weile begleiten.  (ms)


Verwandte Artikel:
Fertigungstechnik: Intel sieht sich trotz Problemen vor Samsung und TSMC   
(20.11.2015, https://glm.io/117550 )
Apple A11 Bionic: KI-Hardware ist so groß wie mehrere CPU-Kerne   
(13.10.2017, https://glm.io/130596 )
Huawei Kirin 980: 7-nm-Chip hat doppelte AI-Performance   
(31.08.2018, https://glm.io/136322 )
EMIB: Intel verbindet Multi-Chip-Module mit Silizium   
(29.03.2017, https://glm.io/127001 )
Auftragsfertiger: Samsung startet 7LPP-Herstellung mit EUV   
(18.10.2018, https://glm.io/137182 )

© 1997–2019 Golem.de, https://www.golem.de/