Original-URL des Artikels: https://www.golem.de/news/intel-broadwell-lange-finfets-und-tiefer-gelegte-spulen-fuer-flache-tablets-1408-108494.html    Veröffentlicht: 11.08.2014 19:36    Kurz-URL: https://glm.io/108494

Intel Broadwell

Lange FinFETs und tiefer gelegte Spulen für flache Tablets

Die demnächst zuerst in Tablets verfügbaren Intel-CPUs mit der neuen Broadwell-Architektur weisen im Bau der Chips einige Besonderheiten auf. So sind unter anderem die Spulen des Spannungsreglers in ein Kästchen auf der Unterseite gewandert, was ein Loch im Mainboard nötig macht. Zudem sind die Transistoren im Die neu konstruiert.

Schon vier Wochen vor dem Intel Developer Forum (IDF) hat der Chiphersteller zahlreiche technische Details zu seiner nächsten Prozessorgeneration mit Codenamen Broadwell bekannt gegeben. Dieser ungewöhnliche Terminplan liegt an der ungewöhnlich gestaffelten Markteinführung der neuen CPUs. Sie sollen nämlich unter dem Markennamen Core M noch im Herbst 2014 zuerst in Tablets wie dem Asus Transformer Book T300 Chi erscheinen, erst 2015 folgt dann die Serie Core-i-5000 für Notebooks und Desktops. Eine Ausnahme ist die Serie Core-i-5900, sie basiert als Extreme-CPU mit sechs bis acht Kernen noch auf der Haswell-Architektur, und wird zum IDF erwartet.

Broadwell dagegen ist Intels erstes Design mit einer auf 14 Nanometer verkleinerten Strukturbreite. Das soll gegenüber den 22 Nanometern von Haswell und seinem Vorgänger Ivy Bridge zu nochmals deutlich geringerer Leistungsaufnahme führen. Da sich so auch lüfterlose und sehr dünne Tablets bauen lassen - das Ziel ist noch mehr Schlankheit als beim iPad Air - ist die erste Verwendung in diesen Geräten nur logisch.

Um das zu erreichen, hat Intel die mit Ivy Bridge eingeführten FinFET-Transistoren erstmalig gründlich überarbeitet. Das Unternehmen nennt seine Bauweise zwar offiziell "Tri-Gate", der Aufbau mit einem senkrecht stehenden Gate entspricht aber dem, was in der Halbleiterbranche schon länger "Fin Field Effect Transistor" genannt wird. Die in die Höhe gebauten Finnen wurden dabei verlängert und näher zusammengerückt. Beides soll dafür sorgen, dass die Schaltgeschwindigkeiten steigen und dennoch keine höheren Leckströme entstehen.

So beträgt der Abstand der Finnen im Vergleich mit Haswell nun nur noch 42 statt 60 Nanometer, ihre Höhe oberhalb der Sperrschicht aber 42 statt 34 Nanometer. Das ist zwar viel mehr als die übergeordnete Angabe der Strukturbreite von 14 Nanometern vermuten lässt, aber bei dieser Angabe handelt es sich nur um die Breite eines einzelnen Schaltelements, im Falle von Intels FinFETs also in etwa die einer einzelnen Finne.

Durch die neue Form der Finnen ließen sich auch die Interconnects, die Metallverbindungen zwischen den Lagen eines Chips, stärker als bei anderen Verkleinerungen von Strukturbreiten schrumpfen. Statt bisher 80 Nanometern sind die Interconnects nun nur noch 52 Nanometer voneinander entfernt. Ebenso ist das statische RAM, aus dem die Caches bestehen, nun für eine einzelne Zelle nur noch 0,0588 Quadratmikrometer groß, bei Haswell waren es noch 0,108 Quadratmikrometer, also fast doppelt so viel. Das lässt insbesondere bei den Desktop- und Server-Broadwells auf größere Caches ohne stark steigende Preise hoffen.

5 Prozent mehr Rechenleistung bei gleichem Takt

Obwohl nach bisher unbestätigten Informationen die mit Haswell erstmals auf den Prozessor verlegten Spannungsregler mit Broadwells Nachfolger, Skylake, wieder abgeschafft werden sollen, gibt es auch hier jetzt erst einmal eine Überarbeitung. Dabei erhält vor allem das SFF-Package, das CPU und Chipsatz auf einer kleinen Platine vereint, eine einschneidende Änderung, denn die Spulen der Regelelektronik werden in kleine Kästchen auf der Unterseite des Packages verfrachtet.

Dieses Modul heißt "3DL" und ist Teil des Spannungsreglers, den Intel als "FIVR", für "Fully Integrated Voltage Regulator", abkürzt. Dort sollen sie unabhängig von möglichen Einstreuungen der anderen Elektronik effizienter arbeiten. Zudem soll sich trotz des 3DL-Moduls die gesamte Bauhöhe des Packages reduzieren. Das klappt aber nur, wenn an der Stelle dieser Kästchen ein Loch im Mainboard gelassen wird. Das ist aber für das Layout der Platinen nicht weiter tragisch, denn üblicherweise sitzen genau unterhalb des Dies der CPU auf der Rückseite des Mainboards Kondensatoren für die Stromversorgung - und diese sind nun schon auf dem Package integriert.

Dieses Package mit CPU und dem Ein-Chip-Chipsatz PCH ist nun nur noch halb so groß wie bei Haswell, was aber nur für Broadwell-Y alias Core M gilt. Die anderen Bauformen hat Intel noch nicht vorgestellt. Durch die Änderungen der Halbleiterbauform und weitere Sparmaßnahmen beim PCH soll das gesamte Package - was wie bei einem SoC fast den ganzen Computer ausmacht - 60 Prozent weniger Leistung im Leerlauf aufnehmen als bei Haswell. Genaue Angaben in Milliwatt, wie bei ARM-SoCs üblich, machte Intel aber noch nicht. Da schon Haswell im Idle-Modus aber seine Leistungsaufnahme bis auf 1 Watt reduzieren konnte, dürfte Broadwell-Y bei etwa 500 Milliwatt liegen.

Wenn sich Intels Angaben zum Stromsparen auch deutlich in der Praxis mit längeren Akkulaufzeiten niederschlagen, ist wohl auch noch zu verschmerzen, dass die Rechenleistung pro Takt (IPC) auch bei dieser Generation nicht deutlich angestiegen ist. Lediglich 5 Prozent mehr Tempo bei gleicher Frequenz gibt Intel an. Das ist auch nicht verwunderlich, denn gemäß der Tick-Tock-Strategie ist Broadwell ein Tick. Dabei wird die Strukturbreite verkleinert, aber das Design der Rechenwerke nicht stark verändert. Das ist erst mit dem nächsten Tock, Skylake, zu erwarten.

Um dennoch etwas mehr Leistung bieten zu können, hat Intel vor allem den "translation look-aside buffer" (TLB) für den L2-Cache überarbeitet. Solche kleinen Puffer, die noch schneller als Caches arbeiten, dienen der Übersetzung von virtuellen in physikalische Speicheradressen. Der L2-TLB kann bei Broadwell nun 1.500 statt 1.000 Einträge speichern, zudem gibt es eine zweite Einheit zur Behandlung von fehlerhaften Vorhersagen einer als nächstes benötigten Speicherseite. Daneben hat Intel auch noch vier bereits dokumentierte neue Befehle für Verschlüsselungen eingeführt.

Dass Broadwell zuerst für Tablets erscheint, ist aber nicht allein eine Reaktion auf den sich verändernden Markt. Vielmehr erklärte Intel bei der Vorstellung der Architektur auch, dass bisher erst eine Chipfabrik die 14-Nanometer-Fertigung beherrscht. Bis Mitte 2015 sollen es dann aber drei, und einige Monate später vier sein. Die Ausbeute an funktionierenden Chips, der Yield, soll inzwischen aber auf einem akzeptablen Niveau liegen. Genaue Zahlen für den Yield nennen die Chiphersteller traditionell nicht. Auf dem IDF 2014 Mitte September will Intel weitere Daten zu Broadwell verraten, insbesondere auch zu einzelnen Modellen und Benchmarkwerten.  (nie)


Verwandte Artikel:
Spectre: Neuer Microcode für Haswell und Broadwell ist fast fertig   
(23.01.2018, https://glm.io/132308 )
CPU-Architektur: Startup will mit "Mill" Prozessorarchitektur revolutionieren   
(26.05.2014, https://glm.io/106736 )
Optane SSD 800p: Intel bringt 3D Xpoint in die Mittelklasse   
(08.03.2018, https://glm.io/133229 )
CS-Storm 500GT/500NX: Crays Cluster nutzen FPGAs und Teslas   
(15.05.2017, https://glm.io/127822 )
Betriebssysteme: Patches für Meltdown und Spectre in Linux 4.15   
(29.01.2018, https://glm.io/132435 )

© 1997–2019 Golem.de, https://www.golem.de/