Auch Flash-Speicher für KI-Beschleuniger vorgestellt
So sollen acht oder 16 Flash-Dies gestapelt werden, drei unterschiedliche Datenraten (Grades) von 0,4 bis 3 TByte/s sind vorgesehen. Wie bereits zuvor bekannt wurde, sollen damit bis zu 512 GByte pro Stack erreicht werden, das Achtfache der bei gleicher Höhe mit HBM4 erreichbaren Kapazität. Die maximale spezifizierte Bandbreite liegt aber deutlich über den zuvor genannten 1,6 TByte/s – und sogar 50 Prozent über HBM4.
Als Schnittstelle wird UCIe (Universal Chiplet Interconnect Express) genutzt. Daneben umfasst der Standard Richtlinien für Packaging und Zuverlässigkeit sowie die Ein- und Ausgabe. Google sowie das Start-up Tenstorrent könnten erste Nutzer sein, zumindest werden sie in der Pressemitteilung prominent als Mitglieder des HBF-Konsortiums benannt.
Selbstverständlich ist auch Samsung bei Flash-Speicher für KI-Beschleuniger nicht untätig geblieben. Hier heißt der allerdings zNAND-O; er wird ebenfalls über UCIe angebunden, soll aber nur vier oder acht Flash-Dies stapeln. Samsung arbeitet zudem weiter aktiv an rechnendem Speicher (Processing in Memory, PIM). Den bietet der Konzern als LPDDR5X-Chip an, nannte aber keine Details zur Kapazität. PIM kann einige Berechnungen direkt im Speicherchip ausführen, so dass weniger Daten zum Beschleuniger übertragen werden müssen. Das verbessert insbesondere die Effizienz.
- Anzeige Hier geht es zum Samsung Galaxy S26 bei Amazon Wenn Sie auf diesen Link klicken und darüber einkaufen, erhält Golem eine kleine Provision. Dies ändert nichts am Preis der Artikel.