Abo
  • Services:

Xilinx-CEO Victor Peng im Interview: "Wir sind überall"

Programmierbare Schaltungen, kurz FPGAs, sind mehr als nur Werkzeuge, um Chips zu entwickeln: Im Interview spricht Xilinx-CEO Victor Peng über überholte Vorurteile, den Erfolg des Interposers, die 7-nm-Fertigung und darüber, dass nach dem Tape-out der Spaß erst beginnt.

Ein Interview von veröffentlicht am
Xilinx-CEO Victor Peng bei seiner Keynote auf dem XDF
Xilinx-CEO Victor Peng bei seiner Keynote auf dem XDF (Bild: Marc Sauter/Golem.de)

Victor Peng ist CEO von Xilinx, dem weltweit größten Hersteller von programmierbaren Schaltungen, sogenannten Field Programmable Gate Arrays (FPGAs). Xilinx gehörte zu den ersten, die Interposer für mehrere Chips auf einem Package verwendeten, und hat mit den Versal-FPGAs kürzlich einen neuen Ansatz für eine programmierbare Plattform vorgestellt. Wir hatten auf dem Xilinx Developer Forum im kalifornischen San José die Gelegenheit, uns ausführlich mit Peng zu unterhalten.

Inhalt:
  1. Xilinx-CEO Victor Peng im Interview: "Wir sind überall"
  2. 7 nm wird ähnlich langlebig wie 28/16 nm

Golem.de: Sie sind seit Januar 2018 der Chef von Xilinx, wie haben Sie die vergangenen Monate erlebt - gerade mit Blick auf Project Everest alias Versal-FPGAs?

Victor Peng: Es war bis dato eine tolle Zeit - sehr geschäftig, aber großartig! Ich denke, der Übergang lief ziemlich rund, ich danke Moshi [Moshi Gavrielov, Victor Pengs Vorgänger als CEO, Anm. d. Red.] und dem Vorstand dafür. Ich wurde ja erst im April 2017 zum COO und verantwortete somit Marketing und Sales, zudem unterstanden mir Produktentwicklung und R&D. Zuerst COO zu sein und dann CEO war definitiv hilfreich, außerdem hat mich das Team sehr gut unterstützt.

Golem.de: Wie lange war Project Everest in Arbeit - ein solches Design dauert ja üblicherweise mehrere Jahre?

Stellenmarkt
  1. Bosch Gruppe, Stuttgart
  2. msg DAVID GmbH, Braunschweig

Peng: Die eigentliche Entwicklungsphase dauerte vier Jahre. Die Herangehensweise an die neue Architektur war eine komplett andere als zuvor, wir haben so gesehen die Teams in unterschiedlichen Gebäuden untergebracht [lacht].

Vor nicht allzu langer Zeit waren die Gruppen für Software und Silizium stärker getrennt, für Project Everest haben alle von Anfang an besonders eng zusammengearbeitet - egal ob Linux, Developer Tools, Debugger und so weiter. Klar ist Infrastruktur nicht sexy, aber sie muss stehen. Ich finde es wahnsinnig befriedigend zu sehen, dass wir nun den formalen Launch hinter uns haben und den Tape-outs [Anm. d. Red.: Übermittlung der Chip-Maske an den Auftragsfertiger] näherkommen, denn da beginnt der Spaß erst richtig [lacht erneut].

Golem.de: Project Everest deckt viele Segmente ab, daher multiple Tape-outs?

Peng: Richtig, wir haben mehrere Chips basierend auf dem gleichen Design. Wir beginnen mit dem größten Chip später in diesem Jahr, denn wir brauchen ein Mindestmaß an Tests, um möglichst keine Fehler doppelt zu machen. Wenn wir das Topmodell im Lab und die Funktionsblöcke geprüft haben, machen wir mit den Tape-outs der kleineren Dies weiter. Das Gleiche gilt auch für das 2.5D-Stacking einiger Ableger [Anm.d.Red.: die Versal-FPGAs unterstützen unter anderem HBM], aber das haben wir nicht explizit erwähnt, weil wir das schon so lange machen. Es ist immerhin bereits die vierte Generation mit bewährter Interposer-Technik.

  • Xilinx-CEO Victor Peng stellt die Versal-FPGAs vor. (Bild: Marc Sauter/Golem.de)
  • Xilinx-CEO Victor Peng stellt die Versal-FPGAs vor. (Bild: Marc Sauter/Golem.de)
  • Xilinx-CEO Victor Peng stellt die Versal-FPGAs vor. (Bild: Marc Sauter/Golem.de)
  • Xilinx-CEO Victor Peng stellt die Versal-FPGAs vor. (Bild: Marc Sauter/Golem.de)
  • Xilinx-CEO Victor Peng stellt die Versal-FPGAs vor. (Bild: Marc Sauter/Golem.de)
  • Xilinx-CEO Victor Peng stellt die Versal-FPGAs vor. (Bild: Marc Sauter/Golem.de)
Xilinx-CEO Victor Peng stellt die Versal-FPGAs vor. (Bild: Marc Sauter/Golem.de)

Golem.de: Gutes Stichwort, die Konkurrenz nutzt Silizium-Brücken, also Intels EMIB statt passive Interposer. Sieht Xilinx keinen Bedarf, sich in diese Richtung zu orientieren?

Peng: Um ehrlich zu sein, erachten wir diese Brücken als nicht wirklich gut skalierbar, zumindest unter der Annahme, dass es mehr als nur einige wenige Dies auf dem Package sind. Dann mag das klappen, aber darüber hinaus steigen die elektrische und mechanische Komplexität rapide an. Wir haben uns das hinsichtlich Kosten und möglicher Probleme sehr genau angeschaut, seit Jahren sind Silizium-Brücken ein wichtiges Thema.

Ein Proof of Concept ist eine Sache, die Serienfertigung eine völlig andere - und ich spreche aus Erfahrung, denn Xilinx hat eine derartige Umsetzung bereits mit 28 nm etabliert [Anm.d.Red.: die Virtex-7 von 2012 kombinieren drei oder vier Dies]. Und wenn ich mich umschaue, dann sind wir nicht die einzigen - auch AMD, Cisco, Nvidia ... alle nutzen Interposer für HBM.

Golem.de: Die Versal-FPGAs mit High Bandwidth Memory sind für 2021 geplant, das ist noch ein bisschen hin ...

Peng: Unsere Virtex UltraScale+ mit 16 nm und HBM v2 gehen erst nächstes Jahr in die Serienfertigung und dann zu unseren Kunden, zudem müssen wir die Roadmap im Blick behalten. Momentan ist die Nachfrage nach HBM v2 extrem hoch, wir wollen aber natürlich keine Technik integrieren, die kurz vor ihrer Ablösung steht.

Auf der zweiten Seite des Interviews spricht Victor Peng über das Fabless-Geschäft, über 7 nm, über Interposer und Xilinx' Neuausrichtung bei der Öffentlichkeitsarbeit.

7 nm wird ähnlich langlebig wie 28/16 nm 
  1. 1
  2. 2
  3.  


Anzeige
Hardware-Angebote
  1. bei Alternate bestellen
  2. 899€

nopy 07. Okt 2018 / Themenstart

Kannst du dazu irgendwie Literatur oder Onlinereferenzen empfehlen? Alles was dir beim...

Kommentieren


Folgen Sie uns
       


Shadow of the Tomb Raider - Golem.de live Teil 1

In Teil 1 im Livestream zu Shadow of the Tomb Raider gibt es zahlreiche Grafik-Menüs, schöne Screenshots und Laras Start in die Apokalypse.

Shadow of the Tomb Raider - Golem.de live Teil 1 Video aufrufen
Pixel 3 XL im Test: Algorithmen können nicht alles
Pixel 3 XL im Test
Algorithmen können nicht alles

Google setzt beim Pixel 3 XL alles auf die Kamera, die dank neuer Algorithmen nicht nur automatisch blinzlerfreie Bilder ermitteln, sondern auch einen besonders scharfen Digitalzoom haben soll. Im Test haben wir allerdings festgestellt, dass auch die beste Software keine Dual- oder Dreifachkamera ersetzen kann.
Ein Test von Tobias Költzsch

  1. Android Google-Apps könnten Hersteller bis zu 40 US-Dollar kosten
  2. Google Pixel-Besitzer beklagen nicht abgespeicherte Fotos
  3. Dragonfly Google schweigt zu China-Plänen

Galaxy A9 im Hands on: Samsung bietet vier
Galaxy A9 im Hands on
Samsung bietet vier

Samsung erhöht die Anzahl der Kameras bei seinen Smartphones weiter: Das Galaxy A9 hat derer vier, zudem ist auch die restliche Ausstattung nicht schlecht. Aus verkaufspsychologischer Sicht könnte die Einstufung in die A-Mittelklasse bei einem Preis von 600 Euro ein Problem sein.
Ein Hands on von Tobias Költzsch

  1. Auftragsfertiger Samsung startet 7LPP-Herstellung mit EUV
  2. Galaxy A9 Samsung stellt Smartphone mit vier Hauptkameras vor
  3. Galaxy J4+ und J6+ Samsung stellt neue Smartphones im Einsteigerbereich vor

Mate 20 Pro im Hands on: Huawei bringt drei Brennweiten und mehr für 1.000 Euro
Mate 20 Pro im Hands on
Huawei bringt drei Brennweiten und mehr für 1.000 Euro

Huawei hat mit dem Mate 20 Pro seine Dreifachkamera überarbeitet: Der monochrome Sensor ist einer Ultraweitwinkelkamera gewichen. Gleichzeitig bietet das Smartphone zahlreiche technische Extras wie einen Fingerabdrucksensor unter dem Display und einen sehr leistungsfähigen Schnelllader.
Ein Hands on von Tobias Költzsch

  1. Keine Spionagepanik Regierung wird chinesische 5G-Ausrüster nicht ausschließen
  2. Watch GT Huawei bringt Smartwatch ohne Wear OS auf den Markt
  3. Ascend 910/310 Huaweis AI-Chips sollen Google und Nvidia schlagen

    •  /