Xeon gegen AMDs Epyc

Auf dem Server-Workshop im Juni 2017 hatte Intel noch keinen Zugriff auf Epyc, beziehungsweise wenn, dann wollte der Hersteller das nicht öffentlich kundtun. Also wurde das Thema theoretisch angegangen, wenngleich stellenweise mit sehr präzisen Schätzungen. Bereits der Einstieg sorgte für Schmunzeln: Naples liefere eine inkonsistente Leistung, da die Serverprozessoren aus vier Desktop-Chips zusammengepappt seien (C2Q-Retourkutsche!). Intel sieht sich daher mit seinen nativen 28-Kern-CPUs besser aufgestellt als AMD mit 32 Cores.

  • Xeon SP ohne Fabric (Foto: Marc Sauter/Golem.de)
  • Xeon SP ohne Fabric (Foto: Marc Sauter/Golem.de)
  • 4-Sockel-System mit Xeon SP (Foto: Marc Sauter/Golem.de)
  • Die Modellpalette (Bild: Intel)
  • Aufschlüsselung der Bezeichnungen (Bild: Intel)
  • Die Xeon SP sind in vier Familien eingeteilt. (Bild: Intel)
  • Shot des XCC-Dies (Bild: Intel)
  • Shot des HCC-Dies (Bild: Intel)
  • Die Purley-Plattform ist für Skylake-SP und für Cascade Lake gedacht. (Bild: Intel)
  • Wie gehabt werden bis zu acht Sockel unterstützt. (Bild: Intel)
  • Skylake-SP weist zwei AVX-512-Pipes und zusätzlichen L2-Cache auf. (Bild: Intel)
  • Mit starker AVX-512-Nutzung sinkt der Takt. (Bild: Intel)
  • Dennoch steigen Leistung und Effizienz. (Bild: Intel)
  • Mit AVX-512 wird Training ... (Bild: Intel)
  • ... und Inference beschleunigt. (Bild: Intel)
  • Der L2-Cache wird größer, der L3-Puffer ist nicht mehr inklusiv. (Bild: Intel)
  • Die Latenzen steigen offiziell kaum. (Bild: Intel)
  • Skylake-SP nutzt ein Mesh statt Ringbusse. (Bild: Intel)
  • Die Xeon SP weisen sechs DDR4-Kanäle auf. (Bild: Intel)
  • Einzelne Sockel sind per UPI verbunden. (Bild: Intel)
  • Überblick zum XCC-Die (Bild: Intel)
  • HCC- und LCC-Die (Bild: Intel)
  • Naples? Laut Intel nur vier zusammengepappte Desktop-Chips. (Bild: Intel)
  • AMDs Epyc unterstützt kein AVX-512. (Bild: Intel)
  • Skylake-SP soll bessere Latenzen aufweisen. (Bild: Intel)
  • Insgesamt hat Naples mehr DDR4-Bandbreite und PCIe-Gen3-Lanes. (Bild: Intel)
  • Zwei Xeon SP soll rund 65 Prozent schneller sein als zwei Xeon E5 v4. (Bild: Intel)
  • Vier Xeon SP seien etwa 50 Prozent flotter als vier Xeon E7 v4. (Bild: Intel)
Naples? Laut Intel nur vier zusammengepappte Desktop-Chips. (Bild: Intel)
Stellenmarkt
  1. Head of Engineering (m/w/d)
    Hays AG, Niedersachsen
  2. Microsoft 365 Specialist (m/w/d)
    IAV GmbH, Berlin
Detailsuche

Intel führt beispielsweise die geringere Rechenleistung an, da Skylake-SP auch AVX-512 unterstützt. Die Instruktionen sind jedoch schwerlich überall relevant, zumal AMD mit acht Speicherkanälen die nominell höhere Bandbreite aufweist - allerdings aufgeteilt auf zwei pro Die. Intels Hauptargument ist daher die Kommunikation zwischen den vier Chips und die Latenzen innerhalb dieser, da jeder aus zwei CCX (CPU Complex) besteht, sowie die PCIe-Bandbreite. Insgesamt hat Naples aber mehr Lanes (128 statt 96+20) zur Verfügung. Die SMT-Implementierung (Simultaneous Multithreading) von AMD wurde auch kritisiert, das negativ skalierende Java-Beispiel ist aber eher ein Software- denn ein Hardware-Problem. Weitere Messwerte mit einem achtkernigen Xeon SP mit 2,2 GHz gegen einen Ryzen-Octacore lieferte Intel nicht.

Da wir keine eigenen Testsysteme mit Naples oder Xeon SP haben, können wir nur auf die Angaben von AMD und Intel zurückgreifen. Verglichen mit zwei Xeon E5-2699 v4 (je 22 Kerne) soll ein Xeon-SP-System mit zwei Xeon Platinum 8180 (je 28 Kerne) durchschnittlich rund 65 Prozent schneller sein. Vier Xeon Platinum 8180 rechnen laut Hersteller etwa 50 Prozent flotter als vier Xeon E7-8890 v4 (24 Kerne). Die einzelnen Resultate variieren abhängig von der Software, da die weiteren Cores sowie AVX-512 und die beiden zusätzlichen Speicherkanäle nur teils in Leistung umgesetzt werden.

  • Xeon SP ohne Fabric (Foto: Marc Sauter/Golem.de)
  • Xeon SP ohne Fabric (Foto: Marc Sauter/Golem.de)
  • 4-Sockel-System mit Xeon SP (Foto: Marc Sauter/Golem.de)
  • Die Modellpalette (Bild: Intel)
  • Aufschlüsselung der Bezeichnungen (Bild: Intel)
  • Die Xeon SP sind in vier Familien eingeteilt. (Bild: Intel)
  • Shot des XCC-Dies (Bild: Intel)
  • Shot des HCC-Dies (Bild: Intel)
  • Die Purley-Plattform ist für Skylake-SP und für Cascade Lake gedacht. (Bild: Intel)
  • Wie gehabt werden bis zu acht Sockel unterstützt. (Bild: Intel)
  • Skylake-SP weist zwei AVX-512-Pipes und zusätzlichen L2-Cache auf. (Bild: Intel)
  • Mit starker AVX-512-Nutzung sinkt der Takt. (Bild: Intel)
  • Dennoch steigen Leistung und Effizienz. (Bild: Intel)
  • Mit AVX-512 wird Training ... (Bild: Intel)
  • ... und Inference beschleunigt. (Bild: Intel)
  • Der L2-Cache wird größer, der L3-Puffer ist nicht mehr inklusiv. (Bild: Intel)
  • Die Latenzen steigen offiziell kaum. (Bild: Intel)
  • Skylake-SP nutzt ein Mesh statt Ringbusse. (Bild: Intel)
  • Die Xeon SP weisen sechs DDR4-Kanäle auf. (Bild: Intel)
  • Einzelne Sockel sind per UPI verbunden. (Bild: Intel)
  • Überblick zum XCC-Die (Bild: Intel)
  • HCC- und LCC-Die (Bild: Intel)
  • Naples? Laut Intel nur vier zusammengepappte Desktop-Chips. (Bild: Intel)
  • AMDs Epyc unterstützt kein AVX-512. (Bild: Intel)
  • Skylake-SP soll bessere Latenzen aufweisen. (Bild: Intel)
  • Insgesamt hat Naples mehr DDR4-Bandbreite und PCIe-Gen3-Lanes. (Bild: Intel)
  • Zwei Xeon SP soll rund 65 Prozent schneller sein als zwei Xeon E5 v4. (Bild: Intel)
  • Vier Xeon SP seien etwa 50 Prozent flotter als vier Xeon E7 v4. (Bild: Intel)
Zwei Xeon SP soll rund 65 Prozent schneller sein als zwei Xeon E5 v4. (Bild: Intel)

In SPECint_rate_2006base etwa, das kein AVX-512 einsetzt, sieht Intel zwei Xeon Platinum 8180 um 52 Prozent vor zwei Xeon E5-2699 v4. AMDs Werten eines Epyc 7601 (32 Kerne) zufolge liegt der Naples-Chip um 47 Prozent vor zwei Xeon E5-2699 v4. Zumindest diese herausgepickte Messung gibt einen Fingerzeig darauf, dass Intel durchaus wieder Konkurrenz hat. Vielleicht wollte der Hersteller daher anders als sonst vorab keine Preise nennen.

Nachtrag vom 13. Juli 2017, 10:37 Uhr

Golem Karrierewelt
  1. Jira für Systemadministratoren: virtueller Zwei-Tage-Workshop
    02./03.06.2022, virtuell
  2. Cinema 4D Grundlagen: virtueller Drei-Tage-Workshop
    04.-06.07.2022, Virtuell
Weitere IT-Trainings

Mittlerweile hat Intel die Preise für die Xeon SP bekanntgegeben. Das Topmodell kostet 13.000 US-Dollar, generell gibt es kaum mehr Leistung für den gleichen Preis.

Offenlegung: Intel hat die Reisekosten nach Portland für Golem.de übernommen.

Bitte aktivieren Sie Javascript.
Oder nutzen Sie das Golem-pur-Angebot
und lesen Golem.de
  • ohne Werbung
  • mit ausgeschaltetem Javascript
  • mit RSS-Volltext-Feed
 DDR4, PCIe, UPI & VROC
  1.  
  2. 1
  3. 2
  4. 3
  5. 4
  6. 5


Sharra 17. Jul 2017

Du warst noch nie in einem Raum, dessen Klimakonzept vom Hausmeister auf der Serviette...

bluedroid 14. Jul 2017

Dann guck Dir mal den Power7 MCM von IBM an: https://www.heise.de/newsticker/meldung/IBM...

Quantium40 13. Jul 2017

Mir fällt da spontan eigentlich nur der SuperMUC in München ein, der mit einer Hei...

plutoniumsulfat 13. Jul 2017

Ach sorry, es war bloß eine Anspielung. Natürlich hat das Relevanz.



Aktuell auf der Startseite von Golem.de
"Macht mich einfach wahnsinnig"
Kelber beklagt digitale Inkompetenz von VW

Der Bundesdatenschutzbeauftragte Ulrich Kelber hat vor einem Jahr ein Elektroauto bei VW bestellt. Und seitdem nichts mehr davon gehört.

Macht mich einfach wahnsinnig: Kelber beklagt digitale Inkompetenz von VW
Artikel
  1. Unikate: Deutsche Post verkauft eine Milliarde Matrixcode-Briefmarken
    Unikate
    Deutsche Post verkauft eine Milliarde Matrixcode-Briefmarken

    Die Deutsche Post begann im Februar 2021, Briefmarken mit Matrixcode zu verkaufen. Nun wurden bereits eine Milliarde Stück verkauft.

  2. Telemetrie: Voyager 1 weiß wohl nicht, wo sie ist
    Telemetrie
    Voyager 1 weiß wohl nicht, wo sie ist

    Seit 1977 befindet sich die Raumsonde Voyager 1 auf ihrer Reise durchs All. Die neusten Daten scheinen einen falschen Standort anzuzeigen.

  3. Agile Softwareentwicklung: Einfach mal so drauflos programmiert?
    Agile Softwareentwicklung
    Einfach mal so drauflos programmiert?

    Ohne Scrum wäre das nicht passiert, heißt es oft, wenn etwas schiefgeht. Dabei ist es umgekehrt: Ohne agiles Arbeiten geht es nicht mehr. Doch es gibt drei fundamentale Missverständnisse.
    Von Frank Heckel

Du willst dich mit Golem.de beruflich verändern oder weiterbilden?
Zum Stellenmarkt
Zur Akademie
Zum Coaching
  • Schnäppchen, Rabatte und Top-Angebote
    Die besten Deals des Tages
    Daily Deals • Xbox Series X bestellbar • Samsung schenkt 19% MwSt. • MindStar (u. a. AMD Ryzen 9 5950X 488€) • Cyber Week: Jetzt alle Deals freigeschaltet • LG OLED TV 77" 62% günstiger: 1.749€ • Bis zu 35% auf MSI • Alternate (u. a. AKRacing Core EX SE Gaming-Stuhl 169€) [Werbung]
    •  /