Abo
  • Services:
Anzeige
Xeon SP
Xeon SP (Bild: Marc Sauter/Golem.de)

DDR4, PCIe, UPI & VROC

Alle drei Die-Varianten nutzen zwei Speichercontroller mit jeweils drei Kanälen - also insgesamt sechs statt vier wie noch bei den Xeon E5/X7 v4. Skylake-SP unterstützt zwei Module pro Kanal mit DDR4-2666-Geschwindigkeit, bisher wurde maximal DDR4-2400 geboten. Mit DIMMs mit nicht flüchtigem 3D-Xpoint-Speicher (Apache Pass) kann erst der Nachfolger, Cascade Lake, umgehen. Die maximale Kapazität pro Sockel mit regulären Riegel beläuft sich auf 1,5 TByte, wenn extrem teure 128-GByte-Sticks verwendet werden, was aber aus verständlichen Gründen kaum ein Hersteller macht.

Anzeige
  • Xeon SP ohne Fabric (Foto: Marc Sauter/Golem.de)
  • Xeon SP ohne Fabric (Foto: Marc Sauter/Golem.de)
  • 4-Sockel-System mit Xeon SP (Foto: Marc Sauter/Golem.de)
  • Die Modellpalette (Bild: Intel)
  • Aufschlüsselung der Bezeichnungen (Bild: Intel)
  • Die Xeon SP sind in vier Familien eingeteilt. (Bild: Intel)
  • Shot des XCC-Dies (Bild: Intel)
  • Shot des HCC-Dies (Bild: Intel)
  • Die Purley-Plattform ist für Skylake-SP und für Cascade Lake gedacht. (Bild: Intel)
  • Wie gehabt werden bis zu acht Sockel unterstützt. (Bild: Intel)
  • Skylake-SP weist zwei AVX-512-Pipes und zusätzlichen L2-Cache auf. (Bild: Intel)
  • Mit starker AVX-512-Nutzung sinkt der Takt. (Bild: Intel)
  • Dennoch steigen Leistung und Effizienz. (Bild: Intel)
  • Mit AVX-512 wird Training ... (Bild: Intel)
  • ... und Inference beschleunigt. (Bild: Intel)
  • Der L2-Cache wird größer, der L3-Puffer ist nicht mehr inklusiv. (Bild: Intel)
  • Die Latenzen steigen offiziell kaum. (Bild: Intel)
  • Skylake-SP nutzt ein Mesh statt Ringbusse. (Bild: Intel)
  • Die Xeon SP weisen sechs DDR4-Kanäle auf. (Bild: Intel)
  • Einzelne Sockel sind per UPI verbunden. (Bild: Intel)
  • Überblick zum XCC-Die (Bild: Intel)
  • HCC- und LCC-Die (Bild: Intel)
  • Naples? Laut Intel nur vier zusammengepappte Desktop-Chips. (Bild: Intel)
  • AMDs Epyc unterstützt kein AVX-512. (Bild: Intel)
  • Skylake-SP soll bessere Latenzen aufweisen. (Bild: Intel)
  • Insgesamt hat Naples mehr DDR4-Bandbreite und PCIe-Gen3-Lanes. (Bild: Intel)
  • Zwei Xeon SP soll rund 65 Prozent schneller sein als zwei Xeon E5 v4. (Bild: Intel)
  • Vier Xeon SP seien etwa 50 Prozent flotter als vier Xeon E7 v4. (Bild: Intel)
Die Xeon SP weisen sechs DDR4-Kanäle auf. (Bild: Intel)

Bei der PCIe-Gen3-Ausstattung sind das LCC- und das HCC-Die mit insgesamt 48 Lanes versehen, die XCC-Chips haben einen zusätzlichen Root-Komplex mit weiteren 16 Bahnen. Der ist aber für die F-Varianten mit on-Package-Fabric gedacht. Somit muss keine Omni-Path-Karte ins System integriert werden, was die Compute-Dichte steigert und die Kosten verringert. Skylake-SP und Skylake-F passen beide in den Sockel LGA 3647 - so wie auch Knights Landing, nächstes Jahr sollen noch P-Modelle mit einem on-Package-FPGA folgen.

An PCIe geknüpft ist VROC (Virtual Raid on CPU), die am VDM (Volume Management Device) hängen. Das ist ein integrierter Hardware-Raid-Controller, der die Leistung steigern und die Kosten verringern soll. Das klappt auch mit Intel-fremden SSDs, die aber seitens der Hersteller validiert werden und einen Treiber mitbringen müssen. Zumindest bei Skylake-X wie dem Core i9-7900X kosten Schlüssel für Raid 0 und Raid 5 Geld: 100 sowie 250 US-Dollar.

Die Verbindung zwischen Prozessoren in mehreren Sockeln stellt Skylake-SP mittels UPI (Ultra Path Interconnect) her, was auf die bisherigen QPI-Links (Quick Path Interconnect) folgt. Im XCC-Die stecken drei UPIs, in den HCC- und in den LCC-Ablegern aber nur zwei. Bei einem Vier-Sockel-System mit Xeon Gold 5100 bedeutet das einen langsameren Datenaustausch zwischen den Prozessoren verglichen mit den Xeon Gold 6100 und den Xeon Platinum 8100. Wer nach der 7000er-Serie fragt: Die wird durch die Xeon Phi besetzt.

  • Xeon SP ohne Fabric (Foto: Marc Sauter/Golem.de)
  • Xeon SP ohne Fabric (Foto: Marc Sauter/Golem.de)
  • 4-Sockel-System mit Xeon SP (Foto: Marc Sauter/Golem.de)
  • Die Modellpalette (Bild: Intel)
  • Aufschlüsselung der Bezeichnungen (Bild: Intel)
  • Die Xeon SP sind in vier Familien eingeteilt. (Bild: Intel)
  • Shot des XCC-Dies (Bild: Intel)
  • Shot des HCC-Dies (Bild: Intel)
  • Die Purley-Plattform ist für Skylake-SP und für Cascade Lake gedacht. (Bild: Intel)
  • Wie gehabt werden bis zu acht Sockel unterstützt. (Bild: Intel)
  • Skylake-SP weist zwei AVX-512-Pipes und zusätzlichen L2-Cache auf. (Bild: Intel)
  • Mit starker AVX-512-Nutzung sinkt der Takt. (Bild: Intel)
  • Dennoch steigen Leistung und Effizienz. (Bild: Intel)
  • Mit AVX-512 wird Training ... (Bild: Intel)
  • ... und Inference beschleunigt. (Bild: Intel)
  • Der L2-Cache wird größer, der L3-Puffer ist nicht mehr inklusiv. (Bild: Intel)
  • Die Latenzen steigen offiziell kaum. (Bild: Intel)
  • Skylake-SP nutzt ein Mesh statt Ringbusse. (Bild: Intel)
  • Die Xeon SP weisen sechs DDR4-Kanäle auf. (Bild: Intel)
  • Einzelne Sockel sind per UPI verbunden. (Bild: Intel)
  • Überblick zum XCC-Die (Bild: Intel)
  • HCC- und LCC-Die (Bild: Intel)
  • Naples? Laut Intel nur vier zusammengepappte Desktop-Chips. (Bild: Intel)
  • AMDs Epyc unterstützt kein AVX-512. (Bild: Intel)
  • Skylake-SP soll bessere Latenzen aufweisen. (Bild: Intel)
  • Insgesamt hat Naples mehr DDR4-Bandbreite und PCIe-Gen3-Lanes. (Bild: Intel)
  • Zwei Xeon SP soll rund 65 Prozent schneller sein als zwei Xeon E5 v4. (Bild: Intel)
  • Vier Xeon SP seien etwa 50 Prozent flotter als vier Xeon E7 v4. (Bild: Intel)
Einzelne Sockel sind per UPI verbunden. (Bild: Intel)

Mit zur Purley-Plattform gehörten neben auf dem CPU-Package integrierten Spannungsreglern (FIVR, Fully Integrated Voltage Regulators) noch der Chipsatz. Der neue Platform Controller Hub heißt Lewisberg und wird in einem 14-nm-Verfahren gefertigt. Er hängt an vier zusätzlichen PCIe-Gen3-Lanes, weshalb die Bandbreite doppelt so hoch ausfällt wie bisher. Die C620-Chips weisen unter anderem 20 PCIe-Gen3-Lanes auf, die TDP beträgt bis zu 26 Watt.

Neu ist Quick Assist Technology (QAT) bei einigen der Modelle, die für Kompression und Kryptografie relevant ist. In den Lewisberg stecken zwei Quark-x86-CPUs, eine für die bekannte Mangement Engine und eine für die hinzugekommene Innovation Engine. Die ist für Mainboard- und Systemhersteller gedacht, die dort eigene Firmware für IPMI-Funktionen aufspielen dürfen. Für Sicherheit zu sorgen, ist Sache der Partner.

Wie sich die Xeon SP verglichen mit AMDs Naples alias Epyc schlagen, war Intel eine eigene Präsentation wert. Passend dazu gab es Popcorn.

 Neuer Cache im MeshXeon gegen AMDs Epyc 

eye home zur Startseite
Sharra 17. Jul 2017

Du warst noch nie in einem Raum, dessen Klimakonzept vom Hausmeister auf der Serviette...

bluedroid 14. Jul 2017

Dann guck Dir mal den Power7 MCM von IBM an: https://www.heise.de/newsticker/meldung/IBM...

Quantium40 13. Jul 2017

Mir fällt da spontan eigentlich nur der SuperMUC in München ein, der mit einer Hei...

plutoniumsulfat 13. Jul 2017

Ach sorry, es war bloß eine Anspielung. Natürlich hat das Relevanz.

colon 12. Jul 2017

Andersherum. Die i7 sind beschnitten Xeons.



Anzeige

Stellenmarkt
  1. HORIBA Europe GmbH, Oberursel
  2. CITYCOMP Service GmbH, deutschlandweit
  3. EschmannStahl GmbH & Co. KG, Reichshof
  4. Packsize GmbH, Herford (Home-Office)


Anzeige
Top-Angebote
  1. 529€ + 1,99€ Versand oder Abholung im Markt
  2. 629€ + 1,99€ Versand oder Abholung im Markt
  3. 10,99€

Folgen Sie uns
       


  1. Mobiles Betriebssystem

    Apple veröffentlicht überraschend iOS 11.0.1

  2. Banking-App

    Outbank im Insolvenzverfahren

  3. Glasfaser

    Telekom wegen fehlendem FTTH massiv unter Druck

  4. Offene Konsole

    Ataribox entspricht Mittelklasse-PC mit Linux

  5. Autoversicherungen

    HUK-Coburg verlässt "relativ teure Vergleichsportale"

  6. RT-AC86U

    Asus-Router priorisiert Gaming-Pakete und kann 1024QAM

  7. CDN

    Cloudflare bietet lokale TLS-Schlüssel und mehr DDoS-Schutz

  8. Star Trek Discovery angeschaut

    Star Trek - Eine neue Hoffnung

  9. Gemeinde Egelsbach

    Telekom-Glasfaser in Gewerbegebiet findet schnell Kunden

  10. Microsoft

    Programme für Quantencomputer in Visual Studio entwickeln



Haben wir etwas übersehen?

E-Mail an news@golem.de


Anzeige
VR: Was HTC, Microsoft und Oculus mit Autos zu tun haben
VR
Was HTC, Microsoft und Oculus mit Autos zu tun haben
  1. Zukunft des Autos "Unsere Elektrofahrzeuge sollen typische Porsche sein"
  2. Concept EQA Mercedes elektrifiziert die Kompaktklasse
  3. GLC F-Cell Mercedes stellt SUV mit Brennstoffzelle und Akku vor

Galaxy Note 8 im Test: Samsungs teure Dual-Kamera-Premiere
Galaxy Note 8 im Test
Samsungs teure Dual-Kamera-Premiere
  1. Galaxy S8 und Note 8 Bixby-Button lässt sich teilweise deaktivieren
  2. Videos Youtube bringt HDR auf Smartphones
  3. Galaxy Note 8 im Hands on Auch das Galaxy Note sieht jetzt doppelt - für 1.000 Euro

Bundestagswahl 2017: Viagra, Datenbankpasswörter und uralte Sicherheitslücken
Bundestagswahl 2017
Viagra, Datenbankpasswörter und uralte Sicherheitslücken
  1. Bundestagswahl 2017 IT-Probleme verzögerten Stimmübermittlung
  2. Zitis Wer Sicherheitslücken findet, darf sie behalten
  3. TV-Duell Merkel-Schulz Die Digitalisierung schafft es nur ins Schlusswort

  1. Re: Es gibt im Wettbewerb kein Vakuum

    Genie | 00:02

  2. Re: Beim Privatkunden zählt meist der...

    nachgefragt | 26.09. 23:59

  3. Re: Ruin durch übertriebene Rendite-Erwartungen

    Deff-Zero | 26.09. 23:58

  4. Re: Zusammenhang Dateisystem und Anwendung

    User_x | 26.09. 23:55

  5. Re: Verstehe ich nicht

    LIGHTSABER96 | 26.09. 23:54


  1. 23:09

  2. 19:13

  3. 18:36

  4. 17:20

  5. 17:00

  6. 16:44

  7. 16:33

  8. 16:02


  1. Themen
  2. A
  3. B
  4. C
  5. D
  6. E
  7. F
  8. G
  9. H
  10. I
  11. J
  12. K
  13. L
  14. M
  15. N
  16. O
  17. P
  18. Q
  19. R
  20. S
  21. T
  22. U
  23. V
  24. W
  25. X
  26. Y
  27. Z
  28. #
 
    •  / 
    Zum Artikel