Doppelte FMA-Pipelines

Ausgehend vom bekannten Skylake-S-Kern mit seinen größeren und schnelleren Puffern sowie flotterem Speed Shift plus einer höheren Bandbreite zwischen den Funktionseinheiten hat Intel zwei wortwörtliche Erweiterungen vorgenommen: AVX-512-Integration und eine andere Cache-Topologie, was beides in Teilbereichen miteinander einhergeht, sich aber nicht zwingend bedingt. Einiges, etwa die nun 32 Register, ist aber notwendig.

• 

Shot des XCC-Dies (Bild: Intel)

In jedem Core befindet sich ein Scheduler, der über acht Ports die Befehle an die dort angeschlossen Rechen- sowie Lade- und Speichereinheiten weitergibt. Am Port 0 und am Port 1 hängen wie gehabt je eine FMA-Pipeline für AVX2-Vektorberechnungen, sie können aber zu einer AVX-512-Einheit zusammengeschaltet werden. Das ist laut Intel zwar ein bisschen effizienter als zwei einzelne AVX2-Pipelines, jedoch nicht schneller. Erst mit der neuen FMA-Einheit an Port 5 erreicht Skylake-SP den doppelten Durchsatz von 64 und 32 Flops pro Takt bei einfacher (FP32) und doppelter (FP64) Genauigkeit.

• 

Skylake-SP weist zwei AVX-512-Pipes und zusätzlichen L2-Cache auf. (Bild: Intel)

Die zweite FMA-Pipeline für AVX-512 gibt es nur bei den Xeon Platinum und Gold, sie erfordert angepasste Taktraten. Vektorisierter AVX-Code erhöht die Leistungsaufnahme drastisch, weshalb Intel bei jeder CPU abseits der regulären Basis- und Turbo-Frequenzen auch niedrigere Stufen für AVX(2)- und noch niedrigere für AVX-512-Berechnungen aufweist. Allerdings teilte Intel trotz Nachfrage nicht mit, wie diese bei den einzelnen Modellen ausfallen. Einzig beim Xeon Platinum 8180 - dem schnellsten Chip - sprach der Hersteller von 3,1 (SSE) über 2,8 (AVX) und 2,5 (AVX2) bis hinab zu 2,1 (AVX-512) GHz Boost.

AVX-512 bei Skylake-SP umfasst fünf der elf verfügbaren Instruktionen, darunter das Foundation-Set (AVX-512-F). Das unterstützen alle Prozessoren, die mit der Befehlssatzerweiterung umgehen können. Exklusiv für die Xeon sind AVX-512-BW, AVX-512-DQ und AVX-512-VL, hinzu kommt AVX-512-CD wie bei Xeon Phi Knights Landig. Ungeachtet der geringeren Taktraten steigert AVX-512 die Rechenleistung und die Effizienz, zumindest wenn der Code oder die Anwendung davon profitiert. Das ist allerdings längst nicht bei allen Workloads der Fall, wie Intel mit eigenen Messwerten aufzeigte.

• 

Mit starker AVX-512-Nutzung sinkt der Takt. (Bild: Intel)

Beispielsweise erhöht sich die Leistung bei Monte Carlo im Finanzsektor drastisch - hier wird mit doppelter Genauigkeit gerechnet. Anders sieht es bei der Wettervorhersage aus, da dort die Bandbreite der limitierende Faktor ist und somit AVX-512 wenig bringt. Im Cloud-Bereich spielen die Instruktionen kaum eine Rolle, dafür bei Training sowie Inference von Deep Learning (FP32) und beim Stitching von 360-Grad-Videos. Neben AVX-512 beschleunigen die Skylake-SP auch Integer wie INT8, was bei Matrixen-Multiplikationen hilft.

Für AVX-512 musste Intel die Struktur der Zwischenpuffer überarbeiten, hinzu kommt ein neuer Interconnect - die Ringbusse haben ausgedient.