VIU7: Sifive hat ersten RISC-V-Kern mit Vector-Erweiterung

Mit dem VIU7 bringt Sifive einen Linux-tauglichen RISC-V-Core, der dank Vector-Einheiten deutlich schneller als ARMs Cortex-A53 sein soll.

Artikel veröffentlicht am 21. Oktober 2020, 17:30 Uhr, Marc Sauter

RISC-V von SiFive (Bild: SiFive)

Sifive hat auf der Linley Fall Processor Conference 2020 den VIU7 angekündigt, den ersten RISC-V-Kern mit Vector-Erweiterung. Diese soll eine signifikante Geschwindigkeitssteigerung bei Workloads wie Computer Vision oder Inferencing aufweisen und damit zusätzliche DSPs oder eine GPU im System-on-a-Chip (anteilig) überflüssig machen.

Beim VIU7 handelt es sich um einen RV64GCV, gemeint ist damit RISC-V mit 64 Bit langen Registern sowie der Unterstützung der General-Purpose- und der Compressed-Erweiterung. Der VIU7 entspricht weitestgehend dem bisherigen U7-Kern, wurde jedoch um RVV (RISV-C with Vectors) erweitert. Die Vektor-Einheit ist 256 Bit breit und kann Befehle mit unterschiedlicher Länge berechnen, etwa Operationen mit 4 x 64 Bit oder mit 32 x 8 Bit.

Wie bei Sifive üblich lässt sich auch der VIU7 mit anderen Kernen wie einem regulären U7 als Cluster kombinieren, der dann einen gemeinsamen L3-Cache aufweist. Weil Sifive nur die IP entwickelt und keine physischen Designs produziert, gibt es den VIU7 bisher nur als Softcore. Das entsprechende Evaluierungssystem nutzt einen VCU118-FPGA von Xilinx, welches den VIU7 in multipler Form abbilden kann.

• 

VIU7 im Überblick (Bild: SiFive)

Erste Hersteller-Benchmarks vergleichen den VIU7 bei 1,8 GHz mit ARMs Cortex-A53 bei ebenfalls 1,8 GHz. Der VIU7 soll in Mobilenet V1 (Inferencing) die rund 4,3-fache Performance erreichen und bei Sobel5x5 (Computer Vision) gar die 6,3-fache Geschwindigkeit liefern.

Sifive stellt die eigenen Cores als IP zur Verfügung, so dass diese im Custom-SoC integriert werden können. Samsung beispielsweise nutzt Sifive-Kerne für RF-Frontends für 5G-mmWave-Module, wohingegen Qualcomm die ISAs mischt und im Snapdragon 865 die eigentlichen ARM-Cores mit einem RISC-V-basierten Microcontroller kombiniert hat.

Mehr Informationen zur offenen Befehlssatzarchitektur haben wir in unserem ausführlichen Hintergrundartikel 'Wieso RISC-V sich durchsetzen wird' zusammengefasst.