Verschobene Konformitätstests: PCIe 6.0 und 7.0 kämpfen mit Verzögerungen
Eigentlich sollten bereits die ersten PCIe-6.0-Geräte die offiziellen Konformitätstests durchlaufen, welche die Interoperabilität der Hardware verschiedener Hersteller sicherstellen soll. Doch die PCI Special Interests Group (SIG), die den Standard entwickelt und die Konformitätstests durchführt, musste kürzlich einen Rückzieher machen: Bis auf weiteres gibt es nur ein vorläufiges Testprogramm, die Liste mit konformen Geräten soll 2025 veröffentlicht werden.
Die erste Veranstaltung fand Anfang Juni 2024 in San Francisco statt(öffnet im neuen Fenster) , die durchgeführten Tests deckten in erster Linie die elektrischen Parameter ab. Laut Hinweisen zum Testablauf liegen für Transaktionsschicht und den Konfigurationsraum noch keine abschließenden Tests vor. Die vorläufigen Tests bringen keinen Eintrag in die Liste mit konformen Geräten, die Integrators List(öffnet im neuen Fenster) der PCI SIG, sie dienen der Entwicklung des finalen Testparcours.
Unklar ist, ob Hersteller deswegen Geräte zurückhalten, oder ob die ursprüngliche Erwartung zu optimistisch war, dass noch 2024 PCIe-6.0-Geräte auf den Markt kommen. Als Grund für die Verzögerung nannte Richard Solomon, Vizepräsident der PCI SIG, bei deren Entwicklerkonferenz laut The Next Platform(öffnet im neuen Fenster) fehlende Hardware. Man könne einen Konformitätstest erst entwickeln, wenn zu testende Hardware vorhanden sei. Die ist jetzt wohl da. Offen ist aber, ob sie bereits marktreif ist und ob Hersteller sie trotz Unsicherheit bezüglich der Konformität veröffentlichen würden.
Vorausschauende Verschiebung beim Nachfolger
Aus den Erfahrungen mit PCIe 6.0 hat die PCI SIG bereits Konsequenzen gezogen: Auch für PCIe 7.0 wurden die Konformitätstests verschoben. Ursprünglich sollten sie 2027 beginnen, nun strebt die PCI SIG 2028 an. Ansonsten geht es bei PCIe 7.0 voran: Mitgliedern der PCI SIG steht seit April 2024 mit Version 0.5(öffnet im neuen Fenster) der erste offizielle Entwurf zur Verfügung. Endgültig abgeschlossen werden soll der Standard im Jahr 2025, der wird die Bandbreite einer PCIe-Lane auf 16 GByte/s steigern .