Ventana Veyron: RISC-V kommt ins Rechenzentrum

Das Start-up Ventana stellt offiziell seine erste CPU für Hyperscaler vor. Ein ungewöhnliches Produktkonzept soll ARM und x86 Konkurrenz machen.

Artikel veröffentlicht am 13. Dezember 2022, 11:34 Uhr, Johannes Hiltscher

Im Rechenzentrum sieht Ventana Microsystems noch viel Platz für RISC-V. (Bild: Flickr, RISC-V Foundation / Montage: Golem.de/CC-BY-SA 2.0)

Gerade erst fasst ARM mit Prozessoren wie dem Ampere Altra (Test) oder Amazons Graviton in Rechenzentren Fuß, da kündigt Ventana Microsystems bereits Konkurrenz an. Das Start-up hat auf dem RISC-V Summit die erste Version seines RISC-V-Prozessors namens Veyron V1 vorgestellt (via The Register). Der richtet sich an Hyperscaler und soll sich an die Anforderungen der Kunden anpassen lassen.

Bei der Personalisierung geht Ventana einen recht ungewöhnlichen Weg: Neben dem Prozessor hat das Start-up einen Ein-/Ausgabe-Chip (IO-Hub) entwickelt. Wie bei AMD werden die Prozessorsysteme aus einem Die mit dem IO-Hub und einem oder mehreren Prozessor-Dies (Chiplets) zusammengesetzt. Kunden kaufen IO-Hub und Prozessor-Dies bei Ventana und können selbstentwickelte Beschleuniger-Dies ergänzen. Ventana kümmert sich dann darum, die Dies zu integrieren (Packaging).

Normalerweise verkaufen Unternehmen wie Ventana kein fertiges Silizium, sondern ihr Prozessordesign als sogenanntes Intellectual Property (IP). Um die Halbleiterfertigung kümmert sich dann der Kunde, eventuell passt er noch den Prozessor an. Dieses Modell will auch Ventana anbieten, das fertige Silizium soll allerdings das Kerngeschäft sein. Ziel sind Unternehmen wie Investor Cisco, aber auch AWS und Google, die so weniger Arbeit mit der Entwicklung eigener Prozessoren haben, da sie nur noch ihre spezifischen Beschleuniger als abgeschlossenen Chip entwickeln müssen. Die Integration anderer Komponenten entfällt.

Bis zu 192 Prozessorkerne pro Package

Jedes Prozessor-Die soll 16 der selbstentwickelten RISC-V-Kerne enthalten, die mit 3,6 GHz takten und über 48 MByte gemeinsamen L3-Cache verfügen. Verbunden werden die einzelnen Dies über eine parallele Schnittstelle, mit der Ventana eine deutlich geringere Latenz erreichen will als bei anderen Chiplet-Designs. Sie soll mit 7 ns nur wenig über den in einem monolithischen Chip erreichbaren Werten liegen. Die Schnittstelle hat Ventana nach eigenen Angaben selbst entwickelt, langfristig ist aber ein Umstieg auf Universal Chiplet Interconnect Express (UCIe) denkbar. Das könnte für Kunden die Auswahl an Beschleunigern vergrößern, die technischen Daten von UCIe sind den von Ventana genannten vergleichbar.

Bis zu 12 Prozessor-Dies sollen Kunden in einem Chip montieren können, der dann 192 Kerne hätte. Gefertigt und verpackt werden die Chiplets vorerst bei TSMC, das Prozessor-Die in einem 5-nm-Prozess, das IO-Hu -, wie auch bei AMD - mit einem nicht näher benannten älteren Prozess. Langfristig könnte Ventana zu Intels Foundry Service wechseln, hier gab Intel Anfang 2022 eine Kooperation mit mehreren Entwicklern von RISC-V-Prozessoren bekannt.

Potenzielle Kunden sollen Muster des Veyron V1 im zweiten oder dritten Quartal 2023 bekommen, ein Jahr später als ursprünglich geplant. Dann soll allerdings bereits die zweite, deutlich verbesserte Version fertig sein, die Ventana parallel zum V1 entwickelt.

Ventana-Entwickler sind keine Unbekannten

Hinter Ventana Microsystems steht ein Team mit einiger Erfahrung bei der Entwicklung von Prozessoren für Rechenzentren. CEO Balaji Baktha war an der Entwicklung des ersten Prozessors für Rechenzentren mit ARM-Architektur beteiligt, aus dem der X-Gene von Applied Micro wurde. Der war allerdings wenig erfolgreich, da das Software-Ökosystem fehlte. Ob der Veyron erfolgreicher wird, muss sich zeigen, allerdings sind Kunden gegenüber alternativen Prozessorarchitekturen mittlerweile deutlich offener. Der starke Trend zu RISC-V in China dürfte zudem dazu führen, dass die Anpassung von Software an RISC-V deutlich schneller geht als seinerzeit bei ARM.