Universal Chiplet Interconnect Express: Chiplet-Konsortium ohne AWS und Nvidia
UCIe ist ein offener Standard für Chiplet-basierte Designs: Neben gleich mehreren CPU/GPU-Herstellern sind zwei Foundries mit dabei.
Universal Chiplet Interconnect Express, kurz UCIe, soll künftig die Basis von allerhand Prozessoren bilden: Das aus initial zehn Teilnehmern neu gegründete Konsortium hat den gleichnamigen Standard vorgestellt und ausgeführt, welche Vorteile der offene und universelle Package Interconnect mit sich bringen soll.
Zu den Gründungsmitgliedern von UCIe v1.0 gehören AMD, ARM, Intel, Google Cloud, Meta, Microsoft, Qualcomm und Samsung Electronics als Chipentwickler oder IP-Anbieter, zudem ASE als Packaging-Spezialist und TSMC als der weltgrößte Auftragsfertiger. Die Intel Foundry Services liefern ebenfalls Packaging- und Fertigungskapazitäten.
Auffällig ist, dass beispielsweise AWS und Nvidia fehlen - beide könnten jedoch als Kunden von TSMC indirekt bei UCIe mitmischen, denn Chiplet-basierte Lösungen sind mit dem Graviton3 und mit Hopper bereits im Markt oder zumindest intern schon fertiggestellt.
Mit Grace entwickelt Nvidia allerdings eine Supercomputer-CPU, welche den hauseigenen NV-Link nutzt, um dedizierte und eventuell künftig On-Package-GPUs anzubinden.
On-Package und Off-Package
Der UCIe fußt auf PCIe und dem einst von Intel entwickelten Cache-kohärenten CLX (Compute Express Link), welcher wiederum selbst auf PCIe basiert. Ziel des offenen Standards ist ein Die-to-Die-Interconnect, der multiple Chiplets auf einem 2.5D-/3D-Package vereint; diese können und sollen von unterschiedlichen Herstellern stammen. Ebenfalls geplant ist der Einsatz für Off-Package-Verbindungen via UCIe-Retimer, um einzelne Blades und gar Racks elektrisch oder optisch miteinander zu verknüpfen.
Welche mechanische Verbindung für UCIe genutzt wird, ist für das CLX-/PCIe-Protokoll egal, weil der Standard agnostisch sein soll. Ergo kann AMD weiterhin einen klassischen Interposer, Intel sein EMIB (Embedded Multi Die Bridge) sowie Foveros und TSMC sein InFo (Integrated Fanout) nutzen. Vorhandene und stark spezialisierte Protokolle wie AMDs eigenes Infinity Fabric werden dabei durch UCIe nicht per se ersetzt, wohl aber bei Bedarf.
Hinsichtlich der Effizienz spricht das UCIe-Konsortium von 0,25 bis 0,5 Picojoule pro Bit, je nach Implementierung. AMDs Infinity Fabric soll älteren Daten zufolge mit 1,5 pJ/Bit darüber liegen, Intels EMIB und OCPs Bunch of Wires (BoW) mit 0,5 pj/Bit hingegen in einem ähnlichen Bereich.
Oder nutzen Sie das Golem-pur-Angebot
und lesen Golem.de
- ohne Werbung
- mit ausgeschaltetem Javascript
- mit RSS-Volltext-Feed
