• IT-Karriere:
  • Services:

Transactional Memory: Intels Haswell kommt 2013 mit neuer Speicherverwaltung

Mit seiner übernächsten CPU-Architektur, Codename Haswell, führt Intel die neue DRAM-Technik "Transactional Memory" ein. Vor allem Multithreading-Anwendungen sollen davon profitieren, dass sich Speicherzugriffe weniger gegenseitig behindern.

Artikel veröffentlicht am ,
Intels Ankündigung von Haswell auf dem IDF 2011
Intels Ankündigung von Haswell auf dem IDF 2011 (Bild: Nico Ernst/Golem.de)

Mit Transactional Memory soll die Speicherarchitektur von PCs, die sich seit Jahrzehnten kaum weiterentwickelt hat, endlich zu Mehrkernprozessoren und Betriebssystemen und Anwendungen mit vielen Threads aufschließen. Das gab Intel nun in einem Blogeintrag bekannt. Der neue Speichertyp soll mit der Architektur Haswell eingeführt werden, sie folgt 2013 der für 2012 vorgesehenen Architektur Ivy Bridge nach.

Inhalt:
  1. Transactional Memory: Intels Haswell kommt 2013 mit neuer Speicherverwaltung
  2. Drei Stufen mit neuen Befehlen

Haswell ist damit in Intels Tick-Tock-Schema ein Tock, also eine neue CPU-Architektur. Der nun bevorstehende Ivy Bridge ist ein Tick, bei dem neben kleineren Änderungen vor allem die Strukturbreite verkleinert wird. Mit den Tocks wird diese Fertigungstechnik beibehalten, es werden aber neue Funktionen hinzugefügt. Als bisher wichtigste Neuerung steht nun Transactional Memory an.

  • Intels Ankündigung von Haswell auf dem IDF 2011
  • Dreimal schneller war bereits 2006 das Ziel
  • Intels erste Transactional-Vorführung auf dem IDF 2006
Intels erste Transactional-Vorführung auf dem IDF 2006

Dabei soll der Speichercontroller, der bei Intel schon seit dem ersten Core i7 in der CPU sitzt, die Speicherzugriffe vor allem beim Schreiben geschickter verwalten, als das bei x86-Prozessoren bisher der Fall war. Klassischerweise können, wie bei einer relationalen Datenbank, Programme oder Threads bestimmte Speicherbereiche für sich beanspruchen und per "Lock" für alle anderen Zugriffe sperren.

Bei vielen Kernen und Threads ist das hinderlich, weil Threads oft auf die Rechenergebnisse anderer Operationen angewiesen sind und die gesperrten Speicherbereiche nicht einmal einsehen können. Als eine Stufe von Transactional Memory sollen aber nun Threads auch unmittelbar in den Speicher schreiben können. Danach wird überprüft, ob sich während dieser - aus Sicht der CPU sehr lange dauernden - Operation in diesem Speicherbereich etwas geändert hat.

Bitte aktivieren Sie Javascript.
Oder nutzen Sie das Golem-pur-Angebot
und lesen Golem.de
  • ohne Werbung
  • mit ausgeschaltetem Javascript
  • mit RSS-Volltext-Feed
Drei Stufen mit neuen Befehlen 
  1. 1
  2. 2
  3.  


Anzeige
Spiele-Angebote
  1. 16,99€
  2. 32,99€
  3. (u. a. The Elder Scrolls: Skyrim VR für 26,99€, Wolfenstein 2: The New Colossus für 11€, Prey...

Folgen Sie uns
       


    •  /