Drei Stufen mit neuen Befehlen

Ist das der Fall, und die geschriebenen Daten wären damit ungültig, werden die gespeicherten Informationen verworfen. Der Thread kann dann auf eine andere Strategie ausweichen und beispielsweise doch Speicherbereiche fest allozieren. Alle Operationen werden vom Speichercontroller überwacht, der stets weiß, ob ein Schreibergebnis gültig ist oder nicht.

Der wesentliche Unterschied: Locks werden erst dann eingesetzt, wenn sie unbedingt nötig sind. Für andere Kerne oder Threads gibt es keine Abhängigkeiten mehr, alle Speicheroperationen machen den Eindruck, als seien sie gleichzeitig erfolgt - wenn sie denn gültig sind. Sie wurden, daher der Name, in einer Transaktion erledigt. Das ähnelt etwas der spekulativen Ausführung von Befehlen in den Rechenwerken einer CPU, wie sie schon lange üblich sind.

• 

Dreimal schneller war bereits 2006 das Ziel

Dafür gibt es mehrere Erweiterungen des Befehlssatzes, Abwärtskompatibilität zu den Locks bieten die "Hardware Lock Elision" (HLE). Einen Schritt weiter geht die "Restricted Transactional Memory" (RTM). Dafür gibt es drei Befehle, bei deren Anwendung Programmierer aber eine Alternative vorsehen müssen, wenn ein Prozessor Transactional Memory nicht unterstützt. Ob das der Fall ist, wird vermutlich über neue Bits des Befehls CPUID auslesbar sein. Mit den "Transactional Synchronization Extensions (TSX)" gibt es schließlich die volle Unterstützung für die neuen Speicherzugriffe. Intel hat das auch anhand eines Programmierbeispiels für eine Hash-Tabelle schon vorgeführt.

Bereits im Jahr 2006 zeigte Intel Transactional Memory auf dem IDF und versprach dabei eine bis zu dreifache Leistungssteigerung für Programme. Diese Beispiele waren aber noch mit einer Softwareemulation vorgeführt worden. Bei anderen Architekturen, wie IBMs Power, gibt es Transactional Memory bereits. Ob Intel die Technik für alle Haswell-CPUs oder nur die für Server vorgesehenen Xeons schon zum Marktstart anbietet, hat der Chiphersteller noch nicht verraten. Einfach wäre das nicht, weil auch die Thread- und Speicherverwaltung des Betriebssystems darauf Rücksicht nehmen muss.