Stratix 10 MX: Alteras Chips nutzen HBM2 und Intels Interposer-Technik
Nicht nur Grafikkarten setzen auf High Bandwidth Memory: Alteras neue FPGAs namens Stratix 10 MX haben 16 GByte davon verbaut, der Takt ist höher als bei Nvidias Rechenbeschleuniger Tesla P100.
Die Intel-Tochter Altera hat neue Informationen zu den Stratix 10 MX bekanntgegeben. Diese Modellreihe von FPGAs (Field Programmable Gate Arrays) sind für 8K-Video-Encoding, Data-Center, Bilderfassung, High Performance Computing (HPC) und das Internet der Dinge gedacht. Die Chip-Familie umfasst derzeit fünf Modelle, die sich zwar in der Ausstattung und Rechenleistung unterscheiden, deren Design aber identisch ist. Angekündigt wurden die FPGAs ursprünglich im November 2015.
Alle Stratix 10 MX werden in Intels modernem 14FF-Herstellungsverfahren produziert, wodurch die Effizienz hoch und die Leistungsaufnahme gering ausfallen sollen. Konkrete Zahlen nennt Altera aber nicht. Basis der FPGA ist ein Cluster mit vier CPU-Kernen vom Typ Cortex-A53 mit bis zu 1,5 GHz. Diese steuern bis zu 2,05 Millionen programmierbarer 1-GHz-Schaltungen an, hinzu kommen weitere knapp 700.000 sogenannte Adaptive Logic Modules. Die genaue Rechenleistung bleibt unklar, Altera spricht nur allgemein von doppelter Geschwindigkeit verglichen mit der vorherigen FPGA-Generation.
Um die Logic Elements schnell genug mit Daten zu versorgen, sitzen rings um den FPGA vier Speicherstapel vom Typ HBM2. Altera nutzt High Bandwidth Memory mit bis zu 4 GByte pro Stack, die jeweils mit 1.024 Bit angebunden sind und mit 2 GHz takten. Das ergibt eine Datenrate von enormen 1 Terabyte pro Sekunde. Zum Vergleich: Die Fury X mit HBM1 kommt auf 1 GHz und 512 GByte pro Sekunde, die Tesla P100 mit HBM2 auf 1,4 GHz und 720 GByte pro Sekunde. Parallel zum High Bandwidth Memory unterstützen die Stratix 10 MX auch noch DDR4-2666-Arbeitsspeicher an acht Kanälen.
Die FPGAs und die HBM2-Stacks werden durch Embedded Multi Die Interconnect Bridges auf einem Package verbunden, Intels Alternative zu einem klassischen Interposer wie bei der Fury X und der Tesla P100. Die Dies kommunizieren durch vergleichsweise wenige Kontakte statt durch eine Vielzahl an TSVs, was laut Intel eine simplere Fertigung ermöglichen soll. Die gleiche Technik scheint Intel auch für Hybrid-Packages aus Broadwell-Xeons und Arria-FPGAs zu verwenden.
Altera plant, die Stratix 10 MX bis Mitte 2017 verfügbar zu machen.
Oder nutzen Sie das Golem-pur-Angebot
und lesen Golem.de
- ohne Werbung
- mit ausgeschaltetem Javascript
- mit RSS-Volltext-Feed
