Abo
  • Services:

Riesige Hybrid Memory Cubes

Entwickelt wurden die gar nicht würfelförmigen Stapelspeicher ursprünglich von Micron, das Hybrid Memory Cube Consortium umfasst jedoch weitere Hersteller wie Samsung, IBM, ARM und SK Hynix. Idee und Aufbau eines Hybrid Memory Cube ähneln zwar dem High Bandwidth Memory, es gibt jedoch einige Unterschiede. Zuerst die Gemeinsamkeiten: Auch ein Hybrid Memory Cube besteht aus mindestens vier gestapelten DRAM-Siliziumplättchen mit Through Silicon Vias und er wird neben dem (Grafik-)Prozessor platziert.

Stellenmarkt
  1. Schaeffler AG, Herzogenaurach
  2. Vector Informatik GmbH, Regensburg

Bisher liefert Micron nur Hybrid Memory Cube mit vier Schichten und 2 oder 8 GByte Kapazität aus, die im November 2014 veröffentlichte Spezifikation 2.0 sieht jedoch schon vier oder acht Lagen mit je 8 GBit vor. Ein solcher Würfel bietet also 4 oder 8 GByte Kapazität - so wie High Bandwidth Memory. Die Betriebsspannung fällt mit rund 0,9 Volt geringer aus als bei der Konkurrenz, allerdings enthält ein Hybrid Memory Cube außer DRAM zwingend noch eine zusätzliche Logikschicht.

  • 3D-Stacking mit DRAM auf dem SoC und 2,5D-Stacking mit DRAM und SoC auf einem Interposer (Bild: AMD)
  • Samsung 850 Evo mit 1 TByte und 512 GByte (Bild: Anandtech)
  • Aus planaren Zellen werden mit 3D-NAND-Flash gestapelte Zylinder. (Bild: Samsung)
  • In der 850 Pro/Evo sind 32 Zellschichten gestapelt. (Bild: Samsung)
  • Ein 3D-NAND-Flash-Siliziumplättchen (Bild: Samsung)
  • Eine Radeon R9 290X mit 512 Bit Interface und 16 GDDR5-Bausteinen (Bild: Techpowerup)
  • Eine Core i7-4570R mit EDRAM auf dem gleichen Träger (Bild: iFixit)
  • Wire Bonding und Through Silicon Vias (Bild: AMD)
  • Through Silicon Vias im Detail (Bild: AMD)
  • Through Silicon Vias sind viel dünner als menschliche Haare. (Bild: AMD)
  • Die beiden bisherigen HBM-Generationen im Überblick (Bild: SK Hynix)
  • Die erste HBM-Generation im Vergleich mit DDR3 und GDDR5 (Bild: SK Hynix)
  • Die erste HBM-Generation besteht aus vier DRAM-Chips mit je zwei 128-Bit-Kanälen. (Bild: SK Hynix)
  • Mockup einer Platine ohne echten Pascal-Chip oder HBM (Bild: Nvidia)
  • Ein Hybrid Memory Cube (Bild: Micron)
  • Aufbau und Verbindung eines Hybrid Memory Cube (Bild: Micron)
  • 1-GBit-Dies eines Hybrid Memory Cube (Bild: Micron)
  • Die Logikschicht ist beim Hybrid Memory Cube obligatorisch. (Bild: Micron)
  • Die fünf Schichten eines Hybrid Memory Cube (Bild: Micron)
  • Knights Landing soll 2015 erscheinen. (Bild: Intel)
  • Knights Landing bietet 16 GByte HMC-Speicher mit 480 GByte/s. (Bild: Intel)
  • Ohne die kompakte Platine müsste der Akku kleiner sein. (Bild: iFixit)
  • Unter dem A7-Deckel sitzen ein DRAM-Chip und das SoC. (Bild: iFixit)
  • (LP)DDR4 und Stapelspeicher gehört die Zukunft. (Bild: Jedec)
  • Größenvergleich von DDR4 und HBM (Bild: SK Hynix)
Aufbau und Verbindung eines Hybrid Memory Cube (Bild: Micron)

Die sitzt ganz unten und verwaltet die Vault-Controller, die in jedem DRAM-Chip stecken. Deswegen auch die von Micron gewählte Bezeichnung Hybrid Memory Cube - DRAM plus Controller. Durch die Verwaltung der Siliziumplättchen im Würfel ist eine feinere Ansteuerung des Speichers möglich als mit einem Controller im Prozessor. Die Verbindung vom Chip zum Hybrid Memory Cube wird über zwei oder vier serielle SerDes-Links mit je 16 Lanes statt über parallele Leiterbahnen hergestellt.

Über sehr kurze Entfernungen erreicht die VSR-Variante (Very Short Reach) eines Hybrid Memory Cube pro Link bis zu 30 GBit pro Sekunde bidirektional. Das entspricht einer aufaddierten Datenübertragungsrate von 480 GByte pro Sekunde. Ein Hybrid Memory Cube mit vier Links misst dafür enorme 1.110 mm², was rund doppelt so viel ist wie beim derzeit größten Grafikchip, Nvidias GK110 mit satten 561 mm². Die Kompaktvariante mit zwei Links belegt mit 360 mm² immer noch ziemlich viel Platz.

  • 3D-Stacking mit DRAM auf dem SoC und 2,5D-Stacking mit DRAM und SoC auf einem Interposer (Bild: AMD)
  • Samsung 850 Evo mit 1 TByte und 512 GByte (Bild: Anandtech)
  • Aus planaren Zellen werden mit 3D-NAND-Flash gestapelte Zylinder. (Bild: Samsung)
  • In der 850 Pro/Evo sind 32 Zellschichten gestapelt. (Bild: Samsung)
  • Ein 3D-NAND-Flash-Siliziumplättchen (Bild: Samsung)
  • Eine Radeon R9 290X mit 512 Bit Interface und 16 GDDR5-Bausteinen (Bild: Techpowerup)
  • Eine Core i7-4570R mit EDRAM auf dem gleichen Träger (Bild: iFixit)
  • Wire Bonding und Through Silicon Vias (Bild: AMD)
  • Through Silicon Vias im Detail (Bild: AMD)
  • Through Silicon Vias sind viel dünner als menschliche Haare. (Bild: AMD)
  • Die beiden bisherigen HBM-Generationen im Überblick (Bild: SK Hynix)
  • Die erste HBM-Generation im Vergleich mit DDR3 und GDDR5 (Bild: SK Hynix)
  • Die erste HBM-Generation besteht aus vier DRAM-Chips mit je zwei 128-Bit-Kanälen. (Bild: SK Hynix)
  • Mockup einer Platine ohne echten Pascal-Chip oder HBM (Bild: Nvidia)
  • Ein Hybrid Memory Cube (Bild: Micron)
  • Aufbau und Verbindung eines Hybrid Memory Cube (Bild: Micron)
  • 1-GBit-Dies eines Hybrid Memory Cube (Bild: Micron)
  • Die Logikschicht ist beim Hybrid Memory Cube obligatorisch. (Bild: Micron)
  • Die fünf Schichten eines Hybrid Memory Cube (Bild: Micron)
  • Knights Landing soll 2015 erscheinen. (Bild: Intel)
  • Knights Landing bietet 16 GByte HMC-Speicher mit 480 GByte/s. (Bild: Intel)
  • Ohne die kompakte Platine müsste der Akku kleiner sein. (Bild: iFixit)
  • Unter dem A7-Deckel sitzen ein DRAM-Chip und das SoC. (Bild: iFixit)
  • (LP)DDR4 und Stapelspeicher gehört die Zukunft. (Bild: Jedec)
  • Größenvergleich von DDR4 und HBM (Bild: SK Hynix)
Ein Hybrid Memory Cube (Bild: Micron)

Hybrid Memory Cubes sind zwar groß, aber zumindest verglichen mit einem stark ausgebauten DDR4-System mit Netzwerkprozessor sparsamer und kompakter. Micron spricht in einer Präsentation von 33 statt 56 Watt für Controller plus Speicher. Im DDR4-System stecken allerdings gleich 48 Module, vier an jedem der 16 Speicherkanäle. Das entspricht einem Haswell-EP wie den kommenden Xeon E5-4600 v3.

Zu den ersten bestätigten Abnehmern der Hybrid Memory Cubes gehört Intel: Die kommende Beschleunigerkarte vom Typ Xeon Phi (Knights Landing) soll 16 GByte HMC-Speicher mit bis zu knapp 500 GByte pro Sekunde bieten - das klingt nach dem Hybrid Memory Cube 2.0 mit voller Geschwindigkeit.

  • 3D-Stacking mit DRAM auf dem SoC und 2,5D-Stacking mit DRAM und SoC auf einem Interposer (Bild: AMD)
  • Samsung 850 Evo mit 1 TByte und 512 GByte (Bild: Anandtech)
  • Aus planaren Zellen werden mit 3D-NAND-Flash gestapelte Zylinder. (Bild: Samsung)
  • In der 850 Pro/Evo sind 32 Zellschichten gestapelt. (Bild: Samsung)
  • Ein 3D-NAND-Flash-Siliziumplättchen (Bild: Samsung)
  • Eine Radeon R9 290X mit 512 Bit Interface und 16 GDDR5-Bausteinen (Bild: Techpowerup)
  • Eine Core i7-4570R mit EDRAM auf dem gleichen Träger (Bild: iFixit)
  • Wire Bonding und Through Silicon Vias (Bild: AMD)
  • Through Silicon Vias im Detail (Bild: AMD)
  • Through Silicon Vias sind viel dünner als menschliche Haare. (Bild: AMD)
  • Die beiden bisherigen HBM-Generationen im Überblick (Bild: SK Hynix)
  • Die erste HBM-Generation im Vergleich mit DDR3 und GDDR5 (Bild: SK Hynix)
  • Die erste HBM-Generation besteht aus vier DRAM-Chips mit je zwei 128-Bit-Kanälen. (Bild: SK Hynix)
  • Mockup einer Platine ohne echten Pascal-Chip oder HBM (Bild: Nvidia)
  • Ein Hybrid Memory Cube (Bild: Micron)
  • Aufbau und Verbindung eines Hybrid Memory Cube (Bild: Micron)
  • 1-GBit-Dies eines Hybrid Memory Cube (Bild: Micron)
  • Die Logikschicht ist beim Hybrid Memory Cube obligatorisch. (Bild: Micron)
  • Die fünf Schichten eines Hybrid Memory Cube (Bild: Micron)
  • Knights Landing soll 2015 erscheinen. (Bild: Intel)
  • Knights Landing bietet 16 GByte HMC-Speicher mit 480 GByte/s. (Bild: Intel)
  • Ohne die kompakte Platine müsste der Akku kleiner sein. (Bild: iFixit)
  • Unter dem A7-Deckel sitzen ein DRAM-Chip und das SoC. (Bild: iFixit)
  • (LP)DDR4 und Stapelspeicher gehört die Zukunft. (Bild: Jedec)
  • Größenvergleich von DDR4 und HBM (Bild: SK Hynix)
Knights Landing bietet 16 GByte HMC-Speicher mit 480 GByte/s. (Bild: Intel)

Der HMC-Speicher dient als zusätzlicher Cache, der dem DDR4-RAM vorgelagert ist. Je nachdem, ob Knights Landing als Beschleunigerkarte oder Host-Prozessor dient, liefert der DDR4-Speicher 38 bis 115 GByte pro Sekunde.

Diese Datentransferraten sind für mobile Geräte wie Notebooks, Tablets oder Smartphones zwar noch nicht notwendig. Schon jetzt profitieren diese aber von gestapelten Speicherchips.

 HBM nicht nur für GrafikkartenMehr Platz für Akkus 
  1.  
  2. 1
  3. 2
  4. 3
  5. 4
  6. 5
  7. 6
  8. 7
  9.  


Anzeige
Hardware-Angebote
  1. auf ausgewählte Corsair-Netzteile
  2. 83,90€ + Versand
  3. täglich neue Deals bei Alternate.de

Moosbuckel 23. Dez 2014

ebenfalls ein danke von mir

Anonymer Nutzer 19. Dez 2014

Soll er ruhig,wenn er dafür 4 Terabyte zwischenspeichern kann.^^

Dai 18. Dez 2014

Golem hat sich vielleicht etwas ungeschickt ausgedrückt im Grunde ist Hearthstone aber...

ms (Golem.de) 18. Dez 2014

Das Package-Substrat ist idR FR4, der Interposer drüber aus Silizium.

Ach 18. Dez 2014

Da kommt ja wieder sowas wie ne handfeste Aufbruchstimmung auf. Rein geometrisch gesehen...


Folgen Sie uns
       


Ubitricity ausprobiert

Das Berliner Unternehmen Ubitricity hat ein eichrechtskonformes System für das Laden von Elektroautos entwickelt. Das Konzept basiert darauf, dass nicht die Säule, sondern der Kunde selbst für die Stromzählung sorgt.

Ubitricity ausprobiert Video aufrufen
Automatisiertes Fahren: Der schwierige Weg in den selbstfahrenden Stau
Automatisiertes Fahren
Der schwierige Weg in den selbstfahrenden Stau

Der Staupilot im neuen Audi A8 soll der erste Schritt auf dem Weg zum hochautomatisierten Fahren sein. Doch die Verhandlungen darüber, was solche Autos können müssen, sind sehr kompliziert. Und die Tests stellen Audi vor große Herausforderungen.
Ein Bericht von Friedhelm Greis

  1. Nach tödlichem Unfall Uber entlässt 100 Testfahrer für autonome Autos
  2. Autonomes Fahren Daimler und Bosch testen fahrerlose Flotte im Silicon Valley
  3. Kooperationen vereinbart Deutschland setzt beim Auto der Zukunft auf China

Raumfahrt: Großbritannien will wieder in den Weltraum
Raumfahrt
Großbritannien will wieder in den Weltraum

Die Briten wollen eigene Raketen bauen und von Großbritannien aus starten. Ein Teil des Geldes dafür kommt auch von Investoren und staatlichen Investitionsfonds aus Deutschland.
Von Frank Wunderlich-Pfeiffer

  1. Esa Sonnensystemforschung ohne Plutonium
  2. Jaxa Japanische Sonde Hayabusa 2 erreicht den Asteroiden Ryugu
  3. Mission Horizons @Astro_Alex fliegt wieder

KI in der Medizin: Keine Angst vor Dr. Future
KI in der Medizin
Keine Angst vor Dr. Future

Mit Hilfe künstlicher Intelligenz können schwer erkennbare Krankheiten früher diagnostiziert und behandelt werden, doch bei Patienten löst die Technik oft Unbehagen aus. Und das ist nicht das einzige Problem.
Ein Bericht von Tim Kröplin

  1. Künstliche Intelligenz Vages wagen
  2. KI Mit Machine Learning neue chemische Reaktionen herausfinden
  3. Elon Musk und Deepmind-Gründer Keine Maschine soll über menschliches Leben entscheiden

    •  /