Abo
  • Services:
Anzeige
Vier gestapelte Dies eines Speicherchips für einen Hybrid Memory Cube
Vier gestapelte Dies eines Speicherchips für einen Hybrid Memory Cube (Bild: Micron)

Was bei GDDR5 schiefläuft

Wer eine aktuelle Grafikkarte ohne Kühler genauer betrachtet, wird feststellen, dass ein Großteil der Platine von GDDR5-Speicherchips und ihren jeweils 32 Bit breiten Datenleitungen zum Grafikprozessor belegt ist. Dieses aufwendige und teure Verfahren ist notwendig, um die erforderliche hohe Datentransferrate hin zur GPU zu ermöglichen, damit deren Recheneinheiten nicht verhungern.

Abseits vom Platzbedarf auf der Platine ist die Leistungsaufnahme ein großes Problem: Bei heutigen High-End-Grafikkarten sind die Speicherchips und der Controller in der GPU für gut ein Drittel des Strombedarfs verantwortlich, was bis zu 80 Watt entspricht. Eine Alternative zu einem breiten Speicher-Interface sind größere Zwischenpuffer in der GPU selbst, wodurch die aber größer wird und teurer zu fertigen ist.

Anzeige
  • 3D-Stacking mit DRAM auf dem SoC und 2,5D-Stacking mit DRAM und SoC auf einem Interposer (Bild: AMD)
  • Samsung 850 Evo mit 1 TByte und 512 GByte (Bild: Anandtech)
  • Aus planaren Zellen werden mit 3D-NAND-Flash gestapelte Zylinder. (Bild: Samsung)
  • In der 850 Pro/Evo sind 32 Zellschichten gestapelt. (Bild: Samsung)
  • Ein 3D-NAND-Flash-Siliziumplättchen (Bild: Samsung)
  • Eine Radeon R9 290X mit 512 Bit Interface und 16 GDDR5-Bausteinen (Bild: Techpowerup)
  • Eine Core i7-4570R mit EDRAM auf dem gleichen Träger (Bild: iFixit)
  • Wire Bonding und Through Silicon Vias (Bild: AMD)
  • Through Silicon Vias im Detail (Bild: AMD)
  • Through Silicon Vias sind viel dünner als menschliche Haare. (Bild: AMD)
  • Die beiden bisherigen HBM-Generationen im Überblick (Bild: SK Hynix)
  • Die erste HBM-Generation im Vergleich mit DDR3 und GDDR5 (Bild: SK Hynix)
  • Die erste HBM-Generation besteht aus vier DRAM-Chips mit je zwei 128-Bit-Kanälen. (Bild: SK Hynix)
  • Mockup einer Platine ohne echten Pascal-Chip oder HBM (Bild: Nvidia)
  • Ein Hybrid Memory Cube (Bild: Micron)
  • Aufbau und Verbindung eines Hybrid Memory Cube (Bild: Micron)
  • 1-GBit-Dies eines Hybrid Memory Cube (Bild: Micron)
  • Die Logikschicht ist beim Hybrid Memory Cube obligatorisch. (Bild: Micron)
  • Die fünf Schichten eines Hybrid Memory Cube (Bild: Micron)
  • Knights Landing soll 2015 erscheinen. (Bild: Intel)
  • Knights Landing bietet 16 GByte HMC-Speicher mit 480 GByte/s. (Bild: Intel)
  • Ohne die kompakte Platine müsste der Akku kleiner sein. (Bild: iFixit)
  • Unter dem A7-Deckel sitzen ein DRAM-Chip und das SoC. (Bild: iFixit)
  • (LP)DDR4 und Stapelspeicher gehört die Zukunft. (Bild: Jedec)
  • Größenvergleich von DDR4 und HBM (Bild: SK Hynix)
Eine Radeon R9 290X mit 512 Bit Interface und 16 GDDR5-Bausteinen (Bild: Techpowerup)

Nvidia hat beispielsweise beim GM204-Chip der Geforce GTX 980 ein 256- statt ein 384-Bit-Interface verbaut, wie es beim GK110-Chip der Geforce GTX 780 Ti eingesetzt wird. Der L1-Cache pro Shader-Block aber fasst 96 statt 64 KByte und der L2-Cache der GPU ist 2 statt 1,5 MByte groß. Zum Vergleich: Der GK104-Chip in der Geforce GTX 680, der Vorgänger des GM204, kann in seinem L2-Puffer nur 512 KByte zwischenspeichern.

Ein anderes Dilemma gibt es bei Prozessoren mit integrierten Grafikeinheiten: Die GPU muss sich mit den CPU-Kernen die Datentransferrate teilen. Bei zwei 64 Bit breiten Speicherkanälen sind selbst mit DDR3-2133 nur rund 34 GByte pro Sekunde drin - zu wenig für die schnellsten integrierten Grafikeinheiten wie die R7 Radeon oder die Iris Pro 5200.

Als Puffer zwischen den rasend schnellen Caches und dem vergleichsweise lahmen DDR3-Speicher hat Intel daher EDRAM verbaut. Der Embedded Dynamic Random Access Memory besteht aus acht Blöcken und einem monströsen 1.024-Bit-Interface. Der Trick hierbei nennt sich On-Package I/O: Statt Datenleitung über die Platine zu verlegen, sitzen Prozessor wie EDRAM auf dem gleichen Substrat, einem Interposer, und sind nur 1,5 mm voneinander entfernt.

  • 3D-Stacking mit DRAM auf dem SoC und 2,5D-Stacking mit DRAM und SoC auf einem Interposer (Bild: AMD)
  • Samsung 850 Evo mit 1 TByte und 512 GByte (Bild: Anandtech)
  • Aus planaren Zellen werden mit 3D-NAND-Flash gestapelte Zylinder. (Bild: Samsung)
  • In der 850 Pro/Evo sind 32 Zellschichten gestapelt. (Bild: Samsung)
  • Ein 3D-NAND-Flash-Siliziumplättchen (Bild: Samsung)
  • Eine Radeon R9 290X mit 512 Bit Interface und 16 GDDR5-Bausteinen (Bild: Techpowerup)
  • Eine Core i7-4570R mit EDRAM auf dem gleichen Träger (Bild: iFixit)
  • Wire Bonding und Through Silicon Vias (Bild: AMD)
  • Through Silicon Vias im Detail (Bild: AMD)
  • Through Silicon Vias sind viel dünner als menschliche Haare. (Bild: AMD)
  • Die beiden bisherigen HBM-Generationen im Überblick (Bild: SK Hynix)
  • Die erste HBM-Generation im Vergleich mit DDR3 und GDDR5 (Bild: SK Hynix)
  • Die erste HBM-Generation besteht aus vier DRAM-Chips mit je zwei 128-Bit-Kanälen. (Bild: SK Hynix)
  • Mockup einer Platine ohne echten Pascal-Chip oder HBM (Bild: Nvidia)
  • Ein Hybrid Memory Cube (Bild: Micron)
  • Aufbau und Verbindung eines Hybrid Memory Cube (Bild: Micron)
  • 1-GBit-Dies eines Hybrid Memory Cube (Bild: Micron)
  • Die Logikschicht ist beim Hybrid Memory Cube obligatorisch. (Bild: Micron)
  • Die fünf Schichten eines Hybrid Memory Cube (Bild: Micron)
  • Knights Landing soll 2015 erscheinen. (Bild: Intel)
  • Knights Landing bietet 16 GByte HMC-Speicher mit 480 GByte/s. (Bild: Intel)
  • Ohne die kompakte Platine müsste der Akku kleiner sein. (Bild: iFixit)
  • Unter dem A7-Deckel sitzen ein DRAM-Chip und das SoC. (Bild: iFixit)
  • (LP)DDR4 und Stapelspeicher gehört die Zukunft. (Bild: Jedec)
  • Größenvergleich von DDR4 und HBM (Bild: SK Hynix)
Eine Core i7-4570R mit EDRAM auf dem gleichen Träger (Bild: iFixit)

Der On-Package I/O überbrückt diesen Abstand sehr energiesparend, der Datentransfer benötigt gerade einmal 1 Watt und erreicht 102 GByte pro Sekunde. Das ist mehr als bei einer Radeon R7 260X mit GDDDR5 - aber: Der EDRAM fasst einzig 128 MByte und dient somit vielmehr als L4-Cache denn als Videospeicher.

Das Problem, der energiehungrige GDDR5- oder der langsame DDR3-Speicher, wird also auch mit EDRAM nur vor sich hergeschoben. Eine Alternative hat das Speichergremium Jedec längst spezifiziert - den von AMD und SK Hynix entwickelten High Bandwidth Memory, kurz HBM.

 Geschichtete SpeicherzylinderKleiner High Bandwidth Memory 

eye home zur Startseite
Moosbuckel 23. Dez 2014

ebenfalls ein danke von mir

Anonymer Nutzer 19. Dez 2014

Soll er ruhig,wenn er dafür 4 Terabyte zwischenspeichern kann.^^

Dai 18. Dez 2014

Golem hat sich vielleicht etwas ungeschickt ausgedrückt im Grunde ist Hearthstone aber...

ms (Golem.de) 18. Dez 2014

Das Package-Substrat ist idR FR4, der Interposer drüber aus Silizium.

Ach 18. Dez 2014

Da kommt ja wieder sowas wie ne handfeste Aufbruchstimmung auf. Rein geometrisch gesehen...



Anzeige

Stellenmarkt
  1. SYNLAB Holding Deutschland GmbH, Augsburg
  2. Zurich Gruppe Deutschland, Bonn
  3. Robert Bosch GmbH, Reutlingen
  4. Dürr IT Service GmbH, Bietigheim-Bissingen


Anzeige
Blu-ray-Angebote
  1. 24,99€ (Vorbesteller-Preisgarantie)
  2. (u. a. Hobbit Trilogie Blu-ray 43,89€ und Batman Dark Knight Trilogy Blu-ray 17,99€)
  3. 49,00€ (zzgl. 4,99€ Versand oder versandkostenfrei bei Abholung im Markt)

Folgen Sie uns
       


  1. HP, Philips, Fujitsu

    Bloatware auf Millionen Notebooks ermöglicht Codeausführung

  2. Mali-C71

    ARM bringt seinen ersten ISP für Automotive

  3. SUNET

    Forschungsnetz erhält 100 GBit/s und ROADM-Technologie

  4. Cisco

    Kontrollzentrum verwaltet Smartphones im Unternehmen

  5. Datenschutz

    Facebook erhält weiterhin keine Whatsapp-Daten

  6. FTTH

    Telekom will mehr Kooperationen für echte Glasfaser

  7. Open Data

    OKFN will deutsche Wetterdaten befreien

  8. Spectrum Next

    Voll kompatible Neuauflage des ZX Spectrum ist finanziert

  9. OmniOS

    Freier Solaris-Nachfolger steht vor dem Ende

  10. Cybercrime

    Computerkriminalität nimmt statistisch gesehen zu



Haben wir etwas übersehen?

E-Mail an news@golem.de


Anzeige
OWASP Top 10: Die zehn wichtigsten Sicherheitsrisiken bekommen ein Update
OWASP Top 10
Die zehn wichtigsten Sicherheitsrisiken bekommen ein Update
  1. Malware Schadsoftware bei 1.200 Holiday-Inn- und Crowne-Plaza-Hotels
  2. Zero Day Exploit Magento-Onlineshops sind wieder gefährdet
  3. Staatstrojaner Office 0-Day zur Verbreitung von Finfisher-Trojaner genutzt

Creators Update: Game Mode macht Spiele runder und Windows 10 ruckelig
Creators Update
Game Mode macht Spiele runder und Windows 10 ruckelig
  1. Microsoft Zwei große Updates pro Jahr für Windows 10
  2. Windows 10 Version 17xx-2 Stromsparmodus kommt für die nächste Windows-Version
  3. Windows as a Service Die erste Windows-10-Version hat noch drei Wochen Support

Linux auf dem Switch: Freiheit kann ganz schön kompliziert sein!
Linux auf dem Switch
Freiheit kann ganz schön kompliziert sein!
  1. Digital Ocean Cloud-Hoster löscht versehentlich Primärdatenbank
  2. Google Cloud Platform für weitere Microsoft-Produkte angepasst
  3. Marktforschung Cloud-Geschäft wächst rasant, Amazon dominiert den Markt

  1. Re: Gleiches auch mit Atatri 600/800XL

    Ovaron | 06:13

  2. Re: In dem Alter brauchen die kein Handy.

    John2k | 06:07

  3. Re: "Bereitschaft, die Netze freiwillig zu...

    Ovaron | 06:01

  4. Re: Confluence ist ohnehin so ein komisches Produkt

    Apfelbrot | 05:21

  5. Re: Ein Gesetz muss her...

    hyperlord | 05:14


  1. 19:00

  2. 18:44

  3. 18:14

  4. 17:47

  5. 16:19

  6. 16:02

  7. 15:40

  8. 14:51


  1. Themen
  2. A
  3. B
  4. C
  5. D
  6. E
  7. F
  8. G
  9. H
  10. I
  11. J
  12. K
  13. L
  14. M
  15. N
  16. O
  17. P
  18. Q
  19. R
  20. S
  21. T
  22. U
  23. V
  24. W
  25. X
  26. Y
  27. Z
  28. #
 
    •  / 
    Zum Artikel