Abo
  • Services:
Anzeige
Vier gestapelte Dies eines Speicherchips für einen Hybrid Memory Cube
Vier gestapelte Dies eines Speicherchips für einen Hybrid Memory Cube (Bild: Micron)

Geschichtete Speicherzylinder

Bisher gingen Flash-Hersteller wie Samsung zwei Wege, um mehr Daten pro Siliziumplättchen unterbringen zu können: kleinere Speicherzellen oder solche, die mehr Informationen speichern. Mit beiden Techniken werden die Speicherzellen allerdings fehleranfälliger. Durch eine sinkende Fertigungsgröße verringert sich die Anzahl der Lese- und Schreibzyklen, da die Zellen beispielsweise durch Elektronenmigration Schaden nehmen.

Anzeige

Ungeachtet der Fertigung gibt es Zellen, die ein, zwei oder drei Bits speichern. Die Hersteller nennen diese Single-Level-, Multi-Level- und Triple-Level-Cells. Umgerechnet entspricht dies zwei (SLC), vier (MLC) und acht (TLC) Spannungszuständen. Bei Triple-Level-Cells ist die Belastung der Zelle durch Lese- und Schreibzyklen deutlich höher, weswegen der SSD-Controller die Zugriffe sehr gut verteilen muss, um Schäden zu verhindern. Dafür ermöglichen TLCs Siliziumplättchen mit deutlich mehr Speicherinformationen.

  • 3D-Stacking mit DRAM auf dem SoC und 2,5D-Stacking mit DRAM und SoC auf einem Interposer (Bild: AMD)
  • Samsung 850 Evo mit 1 TByte und 512 GByte (Bild: Anandtech)
  • Aus planaren Zellen werden mit 3D-NAND-Flash gestapelte Zylinder. (Bild: Samsung)
  • In der 850 Pro/Evo sind 32 Zellschichten gestapelt. (Bild: Samsung)
  • Ein 3D-NAND-Flash-Siliziumplättchen (Bild: Samsung)
  • Eine Radeon R9 290X mit 512 Bit Interface und 16 GDDR5-Bausteinen (Bild: Techpowerup)
  • Eine Core i7-4570R mit EDRAM auf dem gleichen Träger (Bild: iFixit)
  • Wire Bonding und Through Silicon Vias (Bild: AMD)
  • Through Silicon Vias im Detail (Bild: AMD)
  • Through Silicon Vias sind viel dünner als menschliche Haare. (Bild: AMD)
  • Die beiden bisherigen HBM-Generationen im Überblick (Bild: SK Hynix)
  • Die erste HBM-Generation im Vergleich mit DDR3 und GDDR5 (Bild: SK Hynix)
  • Die erste HBM-Generation besteht aus vier DRAM-Chips mit je zwei 128-Bit-Kanälen. (Bild: SK Hynix)
  • Mockup einer Platine ohne echten Pascal-Chip oder HBM (Bild: Nvidia)
  • Ein Hybrid Memory Cube (Bild: Micron)
  • Aufbau und Verbindung eines Hybrid Memory Cube (Bild: Micron)
  • 1-GBit-Dies eines Hybrid Memory Cube (Bild: Micron)
  • Die Logikschicht ist beim Hybrid Memory Cube obligatorisch. (Bild: Micron)
  • Die fünf Schichten eines Hybrid Memory Cube (Bild: Micron)
  • Knights Landing soll 2015 erscheinen. (Bild: Intel)
  • Knights Landing bietet 16 GByte HMC-Speicher mit 480 GByte/s. (Bild: Intel)
  • Ohne die kompakte Platine müsste der Akku kleiner sein. (Bild: iFixit)
  • Unter dem A7-Deckel sitzen ein DRAM-Chip und das SoC. (Bild: iFixit)
  • (LP)DDR4 und Stapelspeicher gehört die Zukunft. (Bild: Jedec)
  • Größenvergleich von DDR4 und HBM (Bild: SK Hynix)
Aus planaren Zellen werden mit 3D-NAND-Flash gestapelte Zylinder. (Bild: Samsung)

Um die Kapazität weiter zu steigern, hat unter anderem Samsung begonnen, die zylinderförmigen Zellen zu stapeln - ein Die besteht so gesehen aus vielen eng gepackten Pringles-Dosen. Bei der 850 Pro schichtet der Hersteller 32 Lagen aus Multi-Level-Cells übereinander, bei der 850 Evo besteht die gleiche Anzahl von Schichten aus Triple-Level-Cells. Ein Siliziumplättchen speichert 128 statt 86 GBit, was 16 und knapp 11 GByte entspricht. Intel hat bereits gestapelte TLCs mit 32 und 48 GByte angekündigt, künftig möchten beide Hersteller 128-GByte-Dies fertigen.

In der Praxis bedeutet TLC statt MLC bei der 850 Pro eine Garantiedauer von zehn und bei der 850 Evo eine von nur fünf Jahren. Samsung geht also davon aus, dass die Multi-Level-Cells doppelt so lange durchhalten wie die Zellen mit drei Bits. Weil die Lebensdauer der Triple-Level-Cells geringer ist, gibt es einen größeren, Over Provisioning genannten Bereich, in dem der SSD-Controller Daten unterbringt, wenn Flash-Zellen ausfallen.

  • 3D-Stacking mit DRAM auf dem SoC und 2,5D-Stacking mit DRAM und SoC auf einem Interposer (Bild: AMD)
  • Samsung 850 Evo mit 1 TByte und 512 GByte (Bild: Anandtech)
  • Aus planaren Zellen werden mit 3D-NAND-Flash gestapelte Zylinder. (Bild: Samsung)
  • In der 850 Pro/Evo sind 32 Zellschichten gestapelt. (Bild: Samsung)
  • Ein 3D-NAND-Flash-Siliziumplättchen (Bild: Samsung)
  • Eine Radeon R9 290X mit 512 Bit Interface und 16 GDDR5-Bausteinen (Bild: Techpowerup)
  • Eine Core i7-4570R mit EDRAM auf dem gleichen Träger (Bild: iFixit)
  • Wire Bonding und Through Silicon Vias (Bild: AMD)
  • Through Silicon Vias im Detail (Bild: AMD)
  • Through Silicon Vias sind viel dünner als menschliche Haare. (Bild: AMD)
  • Die beiden bisherigen HBM-Generationen im Überblick (Bild: SK Hynix)
  • Die erste HBM-Generation im Vergleich mit DDR3 und GDDR5 (Bild: SK Hynix)
  • Die erste HBM-Generation besteht aus vier DRAM-Chips mit je zwei 128-Bit-Kanälen. (Bild: SK Hynix)
  • Mockup einer Platine ohne echten Pascal-Chip oder HBM (Bild: Nvidia)
  • Ein Hybrid Memory Cube (Bild: Micron)
  • Aufbau und Verbindung eines Hybrid Memory Cube (Bild: Micron)
  • 1-GBit-Dies eines Hybrid Memory Cube (Bild: Micron)
  • Die Logikschicht ist beim Hybrid Memory Cube obligatorisch. (Bild: Micron)
  • Die fünf Schichten eines Hybrid Memory Cube (Bild: Micron)
  • Knights Landing soll 2015 erscheinen. (Bild: Intel)
  • Knights Landing bietet 16 GByte HMC-Speicher mit 480 GByte/s. (Bild: Intel)
  • Ohne die kompakte Platine müsste der Akku kleiner sein. (Bild: iFixit)
  • Unter dem A7-Deckel sitzen ein DRAM-Chip und das SoC. (Bild: iFixit)
  • (LP)DDR4 und Stapelspeicher gehört die Zukunft. (Bild: Jedec)
  • Größenvergleich von DDR4 und HBM (Bild: SK Hynix)
In der 850 Pro/Evo sind 32 Zellschichten gestapelt. (Bild: Samsung)

Beim 1.024-GByte-Modell der 850 Pro sind physisch 1.032 GByte vorhanden, also 8 GByte zusätzlich. Dieser für den Nutzer nicht verfügbare Speicherplatz wird als Sicherheitspuffer verwendet, macht aber nur drei der zehn Prozent des Over Provisioning aus. Bei der 850 Evo hingegen summieren sich die Chipgehäuse zu einer Kapazität von 1.024 GByte.

Voreingestellt sind ebenfalls 10 Prozent Over Provisioning, um die fehleranfälligeren TLCs abzufedern. Die effektive Kapazität ist zugunsten der Lebensdauer reduziert. Der Langzeittest von Techreport zeigt jedoch, dass mehrere GByte Puffer kaum genutzt werden, sondern nur einige Hundert MByte.

Keinen Sicherheitsbereich, dafür aber enorme Geschwindigkeit, die selbst einer PCIe-SSD meilenweit überlegen ist, gibt es beim GDDR5-Videospeicher für Grafikkarten. Die etablierte Technik leidet aber unter vielen Problemen und ist daher nicht mehr zukunftssicher - ein Nachfolger muss her.

 Stacked Memory: Lecker, Stapelchips!Was bei GDDR5 schiefläuft 

eye home zur Startseite
Moosbuckel 23. Dez 2014

ebenfalls ein danke von mir

Anonymer Nutzer 19. Dez 2014

Soll er ruhig,wenn er dafür 4 Terabyte zwischenspeichern kann.^^

Dai 18. Dez 2014

Golem hat sich vielleicht etwas ungeschickt ausgedrückt im Grunde ist Hearthstone aber...

ms (Golem.de) 18. Dez 2014

Das Package-Substrat ist idR FR4, der Interposer drüber aus Silizium.

Ach 18. Dez 2014

Da kommt ja wieder sowas wie ne handfeste Aufbruchstimmung auf. Rein geometrisch gesehen...



Anzeige

Stellenmarkt
  1. Springer Science+Business Media Deutschland GmbH, Berlin
  2. Regierungspräsidium Freiburg, Freiburg
  3. TUI Deutschland GmbH, Hannover
  4. über Gfeller Consulting & Partner AG, Region Schaffhausen (Schweiz)


Anzeige
Blu-ray-Angebote
  1. (u. a. The Revenant, Batman v Superman, James Bond Spectre, Legend of Tarzan)
  2. (u. a. Hobbit Trilogie Blu-ray 43,89€ und Batman Dark Knight Trilogy Blu-ray 17,99€)
  3. (u. a. The Revenant 7,97€, James Bond Spectre 7,97€, Der Marsianer 7,97€)

Folgen Sie uns
       


  1. Square Enix

    Neustart für das Final Fantasy 7 Remake

  2. Agesa 1006

    Ryzen unterstützt DDR4-4000

  3. Telekom Austria

    Nokia erreicht 850 MBit/s im LTE-Netz

  4. Star Trek Bridge Crew im Test

    Festgetackert im Holodeck

  5. Quantenalgorithmen

    "Morgen könnte ein Physiker die Quantenmechanik widerlegen"

  6. Astra

    ZDF bleibt bis zum Jahr 2020 per Satellit in SD verfügbar

  7. Kubic

    Opensuse startet Projekt für Container-Plattform

  8. Frühstart

    Kabelnetzbetreiber findet keine Modems für Docsis 3.1

  9. Displayweek 2017

    Die Display-Welt wird rund und durchsichtig

  10. Autonomes Fahren

    Neues Verfahren beschleunigt Tests für autonome Autos



Haben wir etwas übersehen?

E-Mail an news@golem.de


Anzeige
Quantencomputer: Nano-Kühlung für Qubits
Quantencomputer
Nano-Kühlung für Qubits
  1. IBM Q Mehr Qubits von IBM
  2. Quantencomputer Was sind diese Qubits?
  3. Verschlüsselung Kryptographie im Quantenzeitalter

XPS 13 (9365) im Test: Dells Convertible zeigt alte Stärken und neue Schwächen
XPS 13 (9365) im Test
Dells Convertible zeigt alte Stärken und neue Schwächen
  1. Prozessor Intel wird Thunderbolt 3 in CPUs integrieren
  2. Schnittstelle Intel pflegt endlich Linux-Treiber für Thunderbolt
  3. Atom C2000 & Kaby Lake Updates beheben Defekt respektive fehlendes HDCP 2.2

Calliope Mini im Test: Neuland lernt programmieren
Calliope Mini im Test
Neuland lernt programmieren
  1. Arduino Cinque RISC-V-Prozessor und ESP32 auf einem Board vereint
  2. MKRFOX1200 Neues Arduino-Board erscheint mit kostenlosem Datentarif
  3. Creoqode 2048 Tragbare Spielekonsole zum Basteln erhältlich

  1. Re: Interessant zu wissen wäre

    mahennemaha | 17:07

  2. Re: Wozu?

    My1 | 17:06

  3. Re: Warp-Korridor

    motzerator | 17:06

  4. Tjo

    Arsenal | 17:03

  5. FF Remakes für Switch

    Nyhmus | 17:02


  1. 16:55

  2. 16:46

  3. 16:06

  4. 16:00

  5. 14:21

  6. 13:56

  7. 12:54

  8. 12:41


  1. Themen
  2. A
  3. B
  4. C
  5. D
  6. E
  7. F
  8. G
  9. H
  10. I
  11. J
  12. K
  13. L
  14. M
  15. N
  16. O
  17. P
  18. Q
  19. R
  20. S
  21. T
  22. U
  23. V
  24. W
  25. X
  26. Y
  27. Z
  28. #
 
    •  / 
    Zum Artikel