Abo
  • Services:
Anzeige
Shot des XCC-Dies mit 28 Kernen
Shot des XCC-Dies mit 28 Kernen (Bild: Intel)

Skylake-SP: Intels Xeon nutzen ein Mesh statt Ringbusse

Shot des XCC-Dies mit 28 Kernen
Shot des XCC-Dies mit 28 Kernen (Bild: Intel)

Höhere Datentransferrate und niedrigere Latenzen: Durch eine Mesh-Topologie will Intel sicherstellen, dass die Skylake-SP-Xeons trotz noch mehr Prozessorkernen effizient rechnen. Zwei veröffentlichte Die-Shots lassen zusätzliche Details erkennen.

Intels kommende Xeon-Familie, intern als Skylake Scalable Processor (SKL-SP) bezeichnet, unterscheiden sich in ihrem Aufbau deutlich von bisherigen Generationen. Die Änderungen betreffen die Prozessorkerne, die privaten L2-Caches, die Blöcke der gemeinsamen L3-Zwischenpufferstufe, deren Kommunikation untereinander, die Verknüpfung von I/O-Bereichen wie dem Speichercontroller und die Verbindungen zwischen mehreren Sockeln. Möglich wird dies durch einen Mesh-Interconnect - ähnlich wie bei den aktuellen Xeon Phi alias Knights Landing genannten Prozessoren.

Anzeige

Seit 2010 sind bei Intels Server-CPUs die L3-Cache-Blöcke der einzelnen Kerne mit einem Ringbus verbunden. Der arbeitet bidirektional mit 32 Byte pro Takt und sorgt durch hohe Bandbreite und geringe Latenz für eine schnelle Kommunikation, was wichtig für Effizienz und Leistung ist. Von der damaligen Beckton-Generation alias Nehalem-EX bis zur heutigen Broadwell-EP/-EX-Familie hat sich die Anzahl der Kerne aber stark erhöht - von 8 auf 24.

Die Ringbus-Architektur ist ausgereizt

Daher musste Intel zwei Ringbusse verbauen, die über einen dritten Ring (ab Ivy Bridge-EP/-EX, 15C) oder vier samt Brücke (ab Haswell-EP/EX, 18C) verbunden sind. Allein diese Verbindung erhöht die Latenz um vier Taktzyklen - zusätzlich zu der, die von Kern zu Kern anfällt. Da der PCIe-Komplex und die QPI-Links für Multi-Sockel-Systeme nur an einem der Busse hängen, war abzusehen, dass Intel wie bei den Xeon Phi auf einen Mesh-Interconnect wechselt.

  • Block-Diagramm der Mesh-Architektur beim XCC-Die mit 28 Kernen (Bild: Intel)
  • Shot des XCC-Dies mit 28 Kernen (Bild: Intel)
  • Shot des HCC-Dies mit 18 Kernen (Bild: Intel)
  • Bei SKL-SP ändert sich das Cache-Design (Bild: Intel)
Block-Diagramm der Mesh-Architektur beim XCC-Die mit 28 Kernen (Bild: Intel)

Bei Skylake-SP sind die Kerne in einem Mesh angeordnet, was zu einer höheren Datentransferrate und niedrigeren Latenzen führt, was schlussendlich in einer gesteigerten Effizienz sowie mehr Leistung resultieren soll. Intel hat bisher zwei Die-Shots veröffentlicht: einen mit 18 Kernen (High Core Count, HCC) und einen mit 28 Kernen (Extreme Core Count, XCC). Der dritte Chip dürfte angesichts von Skylake-X daher 10 Kerne aufweisen (Ligh Core Count, LCC).

6x DDR4 plus PCIe plus Interconnect

Kombiniert mit einem von Intel auf dem Server-Workshop in Hillsboro zur Verfügung gestellten, vereinfachten Blockdiagramm sind einige Details erkennbar: Das HCC- und das XCC-Die weisen zwei Speichercontroller mit je drei Kanälen auf. Oberhalb der 18 und der 28 Kerne sind 4 sowie 6 Blöcke zu sehen, dabei handelt es sich laut Hersteller um multiple PCIe-Controller und das Interface (bisher QPI), um mehrere CPUs zu koppeln. Das XCC-Die könnte also mehr PCIe-Lanes oder mehr Sockel-Interconnects nutzen.

Interessant zu wissen wäre, wie viele Taktzyklen ein einzelner Hop benötigt. Angesichts des gezeigten Aufbaus ist es ziemlich wahrscheinlich, dass ein vertikaler und ein horizontaler Hüpfer nicht die gleiche Anzahl an Takten benötigen - vor allem mit Blick auf die regulären Kerne und die Spezialknoten.

  • Block-Diagramm der Mesh-Architektur beim XCC-Die mit 28 Kernen (Bild: Intel)
  • Shot des XCC-Dies mit 28 Kernen (Bild: Intel)
  • Shot des HCC-Dies mit 18 Kernen (Bild: Intel)
  • Bei SKL-SP ändert sich das Cache-Design (Bild: Intel)
Bei SKL-SP ändert sich das Cache-Design (Bild: Intel)

Abseits der Mesh-Architektur unterscheidet sich Skylake-SP von vorherigen Generationen auch durch seine Caches: Die zweite Stufe fasst 1.024 KByte statt zuvor 256 KByte, der dritte Puffer hingegen nur noch 1,375 MByte anstelle der bisherigen 2,5 MByte. Damit einher geht ein nicht inklusives Design, allerdings kein voll exklusives. Intel erhofft sich durch diese Änderung eine höhere Leistung, da weniger Cache-Misses auftreten dürften.

Weitere Neuerungen sind unter anderem AVX-512-Berechnungen.


eye home zur Startseite
Theoretiker 17. Jun 2017

Wir haben mit unserer Software bessere Erfahrungen auf KNL als auf KNC gemacht. Man...



Anzeige

Stellenmarkt
  1. Verve Consulting GmbH, Hamburg, Köln
  2. OEDIV KG, Bielefeld
  3. Dataport, Altenholz bei Kiel, Hamburg
  4. Deloitte, verschiedene Standorte


Anzeige
Hardware-Angebote
  1. (reduzierte Überstände, Restposten & Co.)
  2. (u. a. Ryzen 5 1400 für 151,99€, Ryzen 5 1600 für 198,95€ und Ryzen 7 1700 für 290,99€)
  3. 6,99€

Folgen Sie uns
       


  1. Fraport

    Autonomer Bus im dichten Verkehr auf dem Flughafen

  2. Mixed Reality

    Microsoft verdoppelt Sichtfeld der Hololens

  3. Nvidia

    Shield TV ohne Controller kostet 200 Euro

  4. Die Woche im Video

    Wegen Krack wie auf Crack!

  5. Windows 10

    Fall Creators Update macht Ryzen schneller

  6. Gesundheitskarte

    T-Systems will Konnektor bald ausliefern

  7. Galaxy Tab Active 2

    Samsungs neues Ruggedized-Tablet kommt mit S-Pen

  8. Jaxa

    Japanische Forscher finden riesige Höhle im Mond

  9. Deep Descent

    Aquanox lädt in Tiefsee-Beta

  10. Android-Apps

    Google belohnt Fehlersuche im Play Store



Haben wir etwas übersehen?

E-Mail an news@golem.de


Anzeige
Krack-Angriff: Kein Grund zur Panik
Krack-Angriff
Kein Grund zur Panik
  1. Neue WLAN-Treiber Intel muss WLAN und AMT-Management gegen Krack patchen
  2. Ubiquiti Amplifi und Unifi Erster Consumer-WLAN-Router wird gegen Krack gepatcht
  3. Krack WPA2 ist kaputt, aber nicht gebrochen

Flettner-Rotoren: Wie Schiffe mit Stahlsegeln Treibstoff sparen
Flettner-Rotoren
Wie Schiffe mit Stahlsegeln Treibstoff sparen
  1. Hyperflight China plant superschnellen Vactrain
  2. Sea Bubbles Tragflächen-Elektroboote kommen nach Paris
  3. Honolulu Strafe für Handynutzung auf der Straße

Cybercrime: Neun Jahre Jagd auf Bayrob
Cybercrime
Neun Jahre Jagd auf Bayrob
  1. Antivirus Symantec will keine Code-Reviews durch Regierungen mehr
  2. Verschlüsselung Google schmeißt Symantec aus Chrome raus
  3. Übernahme Digicert kauft Zertifikatssparte von Symantec

  1. Der kleinste ist auch der älteste?

    shertz | 15:40

  2. Re: Enttäuscht

    eliotmc | 15:39

  3. Re: Die 210 Grad werden indes mit einem anderen...

    bark | 15:38

  4. Re: Der geforderte Videobeweis

    Kondratieff | 15:33

  5. MS könnte ja auch mal das Core Hopping optimieren,

    DY | 15:33


  1. 15:34

  2. 13:05

  3. 11:59

  4. 09:03

  5. 22:38

  6. 18:00

  7. 17:47

  8. 16:54


  1. Themen
  2. A
  3. B
  4. C
  5. D
  6. E
  7. F
  8. G
  9. H
  10. I
  11. J
  12. K
  13. L
  14. M
  15. N
  16. O
  17. P
  18. Q
  19. R
  20. S
  21. T
  22. U
  23. V
  24. W
  25. X
  26. Y
  27. Z
  28. #
 
    •  / 
    Zum Artikel