Silicon Photonics: Intel will Millionen Prozessoren mit Licht verbinden
Optische Verbindungen sind in Rechenzentren nichts Neues, oft sind sie das Rückgrat des Netzwerks. Gegenüber elektrischen Verbindungen haben sie einige Vorteile: Mit Licht lassen sich große Entfernungen problemlos, effizient und mit großer Bandbreite überbrücken.
Bislang sind optische Verbindungen allerdings nur zwischen einzelnen Gehäusen zu finden. Da sich aber mittlerweile Optik und Elektronik problemlos zusammen fertigen lassen , werden sie auch innerhalb eines Gehäuses oder gar Chips interessant.
Bei der Hot Chips stellte Intel einen im Auftrag der Darpa, der Forschungsabteilung der US-Armee, entwickelten Chip vor. Dessen Architektur ist schon interessant - jeder seiner Kerne verarbeitet 66 Threads parallel - der eigentliche Fokus lag allerdings auf dem Netzwerk, das die acht Kerne pro Chip verbindet. Innerhalb des Chips kommunizieren sie elektrisch über ein 2D-Gitter, nach außen erweitert Intel es einfach, wie auch bei den Chiplets der kommenden Xeon .
Gegenüber klassischen Netzwerklösungen hat das einen großen Vorteil: Aus Sicht der einzelnen Kerne ist es ein riesiges Network on Chip (NoC), es gibt keine Brüche durch Schnittstellen wie PCIe und unterschiedliche Netzwerkprotokolle.
Zwei Millionen Chips, nur drei Hops
Möglich macht das ein Siliziumchip mit integrierten optischen Elementen, kurz als Silicon Photonics bezeichnet. Daran arbeitet Intel zwar bereits seit Jahren , so eng wie bislang war die Kopplung allerdings noch nicht: Der Chip mit den Prozessoren ist von vier Chips mit je acht optischen Transceivern umgeben, die Lichtleiter werden direkt an den Silicon-Photonics-Chips montiert.
Das stabil hinzubekommen, ist ebenfalls eine Herausforderung. Jede Faser soll einmal bidirektional 32 GByte/s übertragen, bislang schafft Intel aber nur die Hälfte.
Die insgesamt 32 Lichtleiter pro Chip lassen sich flexibel nutzen, um eine riesige Menge an Chips zu verbinden. Jeweils 16 davon plant Intel in einem Einschub (Sled) zu montieren, davon ließen sich wiederum 131.072 verbinden - mit maximal drei Schritten von einem Prozessor zum nächsten. Entsprechend niedrig ist die Latenz: Die Daten brauchen weniger als 120 ns.
Hinter den technischen Möglichkeiten bleibt das System bislang aber noch weit zurück: Aktuell verfügt Intel nur über ein Testsystem mit zwei Chips - für mehr reichte das Geld der Darpa nicht.
Auch im Chip ist Kommunikation per Licht möglich
Noch weiter geht Lightelligence(öffnet im neuen Fenster) mit seinem Inferencing-Beschleuniger Hummingbird: Bei dem kommunizieren sogar die einzelnen Rechenkerne optisch. Möglich macht das ein Chip, der über einen Interposer unter dem Logik-Die montiert wird. Er enthält Lichtleiter, Fotodioden und optische Modulatoren - alles gefertigt aus Silizium.
Das erlaubt längere Leiter, als mit elektrischen Verbindungen realisierbar wären. Lightelligence nutzt das, um einen 2D-Torus(öffnet im neuen Fenster) als NoC aufzubauen. Dabei sind die Enden des Gitters jeweils wieder verbunden, so dass ein Ring entsteht. Elektrisch ließe sich eine Verbindung, die einmal über den gesamten Chip geht, nur sehr langsam oder mit Puffern betreiben - und damit entweder auf Kosten der Datenrate oder der Latenz. Ein Torus ist zudem weniger anfällig für Staus (Congestion) und vereinfacht damit das Routing.
Bei der Bandbreite haben aber bislang elektrische Verbindungen die Nase vorn - Lightelligence schafft aktuell nur 1 GBit/s pro Verbindung. Dafür handelt es sich um ein Broadcast-Netzwerk, die Prozessoren kommunizieren also ohne Zwischenschritte. Lightelligence gibt sich zudem zuversichtlich, dass bei der Datenrate noch viel Luft nach oben ist; eine Möglichkeit stellt die Nutzung mehrfarbigen Lichts dar.
Dafür kann sich die Latenz des optischen NoC sehen lassen: Sie liegt unter 7 ns, Senden und Empfangen dauert je drei Takte bei einer Frequenz von 1 GHz, der Lichtleiter sorgt im schlimmsten Fall für eine Verzögerung von 787 ps.
Daneben will Lightelligence mit optischen Chips einzeln belichtete Elemente auf einem Wafer verbinden (sogenanntes Reticle Stitching). Das nutzt bislang nur Cerebras für seine Wafer Scale Engine - eine Vertreterin des Unternehmens zeigte sich auch gleich interessiert.