Ein breites Frontend braucht ein breites Backend
Eine Besonderheit von Olympus ist das Spatial Multithreading: Anstatt die Befehle der auf einer CPU ausgeführten Threads nach Bedarf und Verfügbarkeit dynamisch auf die verfügbaren Hardware-Ressourcen zu verteilen, werden Letztere den Threads fest zugeteilt.
Das beginnt im Frontend bei der Decodierung von Befehlen und endet bei der Speicherbandbreite. Das hat den Vorteil, dass die beiden Threads nicht um Ressourcen konkurrieren und damit der Befehlsdurchsatz deterministischer ist. Ob andere Teilungsverhältnisse als 1:1 möglich sind, geht aus dem Whitepaper nicht hervor.
Details nennt Nvidia auch weder zur Out-of-Order-Kapazität noch der Anzahl interner Arbeitsregister. Nach dem Register Renaming – auch hier können zehn Befehle pro Takt bearbeitet werden – gehen die Befehle durch eine Einheit, die Befehlsabhängigkeiten auflöst. Sie kann etwa noch zu berechnende Variablenwerte vorhersagen, was mehr Befehle spekulativ ausführbar (g+) macht.
Optimiert auf Befehlsdurchsatz
Genauere Angaben macht Nvidia zu den Ausführungseinheiten: So sind acht Integer-Skalar-ALUs (Arithmetic Logic Unit) verbaut, von denen je zwei Multiplikation und Division oder CRC und Schiebeoperationen beherrschen.
Die Integer-Skalar-Einheiten sind außerdem für die Ausführung von Sprungbefehlen zuständig, vier davon können parallel verarbeitet werden. Daneben sind sechs 128-Bit-Vektoreinheiten vorhanden, von denen zwei Kryptografie und Hashing beherrschen. Genutzt wird ARMs Scalable Vector Extension (SVE).
Jeweils zwei der Skalar- und Vektoreinheiten sind dabei zusammengefasst. Vier Load-Store-Einheiten komplettieren das Bild. Zwei davon können je einen Load- und Store-Befehl gleichzeitig ausführen, die beiden anderen können nur Ladebefehle verarbeiten. Der Olympus-Kern kommt so auf bis zu vier Load- und zwei Store-Operationen pro Takt. Hier gönnt etwa Intel Skymont jeweils 50 Prozent mehr. Interessanterweise fehlen Gleitkomma-Skalareinheiten im Diagramm.
Mehr Konsistenz bei der Cache-Latenz
Zur Vernetzung der Kerne nutzt Nvidia die zweite Generation seines Scalable Coherency Fabric (SCF). Dieses verbindet Coherency Switch Nodes (CSN) in einem 2D-Gitter, welche einen Teil des L3- oder System Level Cache (SLC) enthalten und die Kerne anbinden. Der ist mit 164 MByte im Vergleich zu AMD- und Intel-CPUs vergleichbarer Kernzahl recht klein.
Dafür hebt Nvidia die aufgrund des monolithischen Aufbaus niedrigere und konsistentere Latenz beim Zugriff auf die verschiedenen Cache-Blöcke hervor. Vera unterstützt zudem die Partitionierung von SLC und Speicherbandbreite, um einzelnen Kernen so verlässlich Ressourcen zuzuteilen.
176 Olympus-Kerne schlagen 256 Zen5-Kerne
In von Nvidia gezeigten Vergleichen erreichen die Olympus-Kerne einen um 60 bis 90 Prozent höheren Befehlsdurchsatz als ein Epyc 9755 (Zen5, Turin-Generation). Für diese Gegenüberstellung hat sich der Hersteller offenbar die besten Ergebnisse von Einzeltests des Benchmarks Spec 2026 herausgegriffen. Im Whitepaper sind aber auch Werte aller Einzeltests der Integer-Suite (Specint) zu finden.
Im Gesamtergebnis schneidet ein System mit zwei Vera-CPUs (insgesamt 176 Kerne) rund drei Prozent besser ab als eines mit zwei Epyc 9755 (insgesamt 256 Kerne). Einen Teil des Vorsprungs verdankt Vera dabei der mit 1,2 TByte/s fast doppelt so hohen Speicherbandbreite, was Nvidia selbst herausstellt.
- Anzeige Hier geht es zu Intel-Prozessoren bei Alternate Wenn Sie auf diesen Link klicken und darüber einkaufen, erhält Golem eine kleine Provision. Dies ändert nichts am Preis der Artikel.