Server-CPU: Sapphire Rapids hat 60 gespiegelte CPU-Kerne
Eine Anordnung wie Schmetterlingsflügel: Intel hat den internen Aufbau von Sapphire Rapids erläutert, der ersten Chiplet-basierten Xeon-CPU.

Ein gespiegeltes Layout mit zwei Dies ergibt ein Design bestehend aus vier Chiplets: Intel hat auf der ISSCC 2022 die ersten richtigen technischen Informationen zu Sapphire Rapids (SPR) bekannt gegeben. Die CPUs sollen im in den kommenden Wochen ausgeliefert werden, es sind die ersten für eine DDR5-Server-Plattform (Eagle Stream).
Während Ice Lake SP noch ein monolithischer Chip mit 40 Kernen ist, besteht Sapphire Rapids aus vier Dies aufgeteilt in zwei gespiegelte Doppelpaare. Unterschiede bei der Funktionalität eines jeden Chiplets gibt es nicht, da Intel anders als AMD (noch) keine Aufteilung in multiple Compute- und ein einzelnes I/O-Die vornimmt.
Statt einem gewaltigen 8x7-Raster weist jeder SPR-Chip eine 6x4-Anordnung auf, die folgende Blöcke enthält: Pro Die gibt es 15 CPU-Kerne, einen Dualchannel-DDR5-Speichercontroller (128 Bit), einen nicht weiter beschriebenen Beschleuniger, einen UPI-2.0-Link, dazu 32 PCIe-Gen5-Lanes und fünf sogenannte MDF-Anbindungen.
EMIB und Fabric als Schlüsseltechnologie
Dieses kohärente Multi-Die-Fabric verknüpft die einzelnen Chiplets über 20 Kontakte per insgesamt 10 EMIBs (Embedded Multi Die Bridges), also im Interposer verlegte Bahnen. Intel spricht von einer niedrigen Latenz und einer hohen Datenrate, welch das MDF aufweisen soll. Aufaddiert soll es dank bis zu 2,5 GHz über 10 TByte/s erreichen, wobei das Fabric angesichts von 0,5 pj/b laut Hersteller vergleichsweise sparsam sei.
In welcher Konfiguration die Xeon-CPUs in den Handel kommen, hat Intel bisher nicht bekannt gegeben. Sapphire Rapids wird mit Intel 7 (einst 10 nm Enhanced Super Fin alias 10+++ nm) produziert, bisher sind 56 Kerne im Gespräch. Die für 2023 angekündigte Nachfolgegeneration, intern Emerald Rapids (EMR) genannt, soll eine verbesserte Performance und eine nicht näher erläuterte Speichererweiterung aufweisen.
Da Emerald Rapids ebenfalls mit Intel 7 produziert wird und Sockel-kompatibel ist, erscheint ein Vollausbau mit 60 Kernen und mehr Takt realistisch.
Nachtrag vom 21. Februar 2022, 17:50 Uhr
Laut Intels Nevine Nassif, die Principal Engineer für SPR, ist ein Die etwas kompakter als 400 mm² und weist rund 11 bis 12 Milliarden Transistoren auf.
Oder nutzen Sie das Golem-pur-Angebot
und lesen Golem.de
- ohne Werbung
- mit ausgeschaltetem Javascript
- mit RSS-Volltext-Feed
Und so baut Amazon weiter seine Grafiten Linie aus, Oracle verkauft in seiner Cloud immer...
Zur Info, Der8auer hat die CPU geköpft, um DIE Shots zu machen. Die CPU kann derzeit...
Ach der Bauer, schreibt doch das er die CPU für einen "Dieshot" präferiert, dabei ätzt...
Ausschuss wird sicher ein Grund sein - der andere zum einen mangelnde Konkurrenz und...