• IT-Karriere:
  • Services:

Seagate und Western Digital: Die RISC-V-basierten SSD-Controller kommen

Nachdem Fadu bereits erste RISC-V-Chips für SSDs entwickelt hat, ziehen mit Seagate und Western Digital zwei der größten Hersteller nach.

Artikel veröffentlicht am ,
SSD-Prototyp mit RISC-V-Controller
SSD-Prototyp mit RISC-V-Controller (Bild: Western Digital)

Seagate und Western Digital haben angekündigt, an SSD-Controllern mit RISC-V- statt mit ARM-Kernen zu arbeiten. Seagate hat dafür einen schnellen und einen flächenoptimierten Core entwickelt, von Western Digital gibt es mittlerweile drei Designs.

Stellenmarkt
  1. über duerenhoff GmbH, Raum Heilbronn
  2. ARZ Haan AG, Stuttgart, Nürnberg, München

Der bisher erste Hersteller von RISC-V-basierten SSD-Controllern war Fadu aus Südkorea: Dessen FC3081 ist ein PCIe-Gen3-x4-Modell, das bis zu 3,5 GByte/s als Leserate und bis zu 3,0 GByte/s als Schreibgeschwindigkeit schafft. Erst vor wenigen Wochen wurde der FC4121 vorgestellt, ein PCIe-Gen4-x4-Controller für NVMe-SSDs. Der Chip erreicht bis zu 7,1 GByte/s lesend sowie bis zu 5,1 GByte/s schreibend.

Seagate hat 2015 mit der Entwicklung eines High-Performance-RISC-V-Cores begonnen, der unter anderem dazu gedacht ist, schmalbandige Schwingungen in Festplatten mit bis zu dreifacher Geschwindigkeit zu erkennen und dann die Köpfe entsprechend einzustellen. Seit 2019 wird ein Area-Optimized-Core entworfen, der bisher nur als FGPA-Implementierung verfügbar ist. Er ist für Sicherheitsfunktionen gedacht, etwa Googles Open-Titan-Projekt. Genauere Informationen zu den beiden Kernen wird Seagate am 10. Dezember 2020 bekanntgeben.

  • Der High-Performance-Core ... (Bild: Seagate)
  • ... wird zur Bewegungssteuerung in HDD verwendet. (Bild: Seagate)
  • Der Area-Optimized-Core ... (Bild: Seagate)
  • ... ist für Sicherheitsfunktionen gedacht. (Bild: Seagate)
  • Roadmap zu RISC-V (Bild: Seagate)
  • Prototyp mit RISC-V-Controller (Bild: Western Digital)
  • RISC-V-Controller als Schaubild (Bild: Western Digital)
  • Bisher gibt es drei Cores: EH1, EH2 und EL2. (Bild: Western Digital)
  • Performance des EH2 (Bild: Western Digital)
Der High-Performance-Core ... (Bild: Seagate)

Western Digital hat den SweRV EH1 genannten Kern gebaut, ein RV32IMC mit einem Thread im 28-nm-Verfahren. Dieser steckt in einem ersten SSD-Controller der US-Amerikaner, zu dessen Fähigkeiten sich Western Digital allerdings nicht weiter geäußert hat. Ausgehend von bisherigen Prototypen soll der SSD-Controller aber zeitnah für marktreife Produkte verwendet werden.

Neben dem SweRV EH1 existiert noch der SweRV EH2 mit zwei Threads (SMT2), er ist für 16 nm ausgelegt und leistet mit 6,3 Coremarks pro MHz deutlich mehr als der EH1 mit 4,9 Coremarks pro MHz. Mit 0,067 mm² statt 0,11 mm² in einem Kern fällt er kompakter aus.

  • Der High-Performance-Core ... (Bild: Seagate)
  • ... wird zur Bewegungssteuerung in HDD verwendet. (Bild: Seagate)
  • Der Area-Optimized-Core ... (Bild: Seagate)
  • ... ist für Sicherheitsfunktionen gedacht. (Bild: Seagate)
  • Roadmap zu RISC-V (Bild: Seagate)
  • Prototyp mit RISC-V-Controller (Bild: Western Digital)
  • RISC-V-Controller als Schaubild (Bild: Western Digital)
  • Bisher gibt es drei Cores: EH1, EH2 und EL2. (Bild: Western Digital)
  • Performance des EH2 (Bild: Western Digital)
Bisher gibt es drei Cores: EH1, EH2 und EL2. (Bild: Western Digital)

Hinzu kommt der SweRV EL2, ein RV32IMC mit 4-stufiger statt 9-stufiger Pipeline: Der 16-nm-Kern misst nur 0,023 mm² und schafft 3,6 Coremarks pro MHz.

Bitte aktivieren Sie Javascript.
Oder nutzen Sie das Golem-pur-Angebot
und lesen Golem.de
  • ohne Werbung
  • mit ausgeschaltetem Javascript
  • mit RSS-Volltext-Feed


Anzeige
Hardware-Angebote
  1. (reduzierte Überstände, Restposten & Co.)

ThorstenMUC 09. Dez 2020 / Themenstart

Der M1 ist schon ein großer Schritt (ich kauf ihn mir trotzdem nicht, weil mir keine...

Kommentieren


Folgen Sie uns
       


Playstation 5 ausgepackt

Im Video packt Golem.de aus: Nämlich die Playstation 5 von Sony.

Playstation 5 ausgepackt Video aufrufen
    •  /