Schneller L3-Cache, langsamer IMC

Eine der größten Unbekannten von Zen und Ryzen war in den vergangenen Monaten der Uncore-Bereich. Zwar hatte AMD sich zur Größe und Partitionierung des L3-Caches geäußert und den Speichercontroller grob umrissen, ansonsten aber keine tiefergehenden Informationen kundgetan. Bei den Bulldozer-Architekturen war der Uncore bis einschließlich der letzten Ausbaustufe (Excavator) eine Schwachstelle, denn anders als das Frontend oder die L1-Caches vernachlässigte AMD diesen. Bei Intel hingegen war der Uncore-Umbau von Nehalem zu Sandy Bridge so radikal, dass hier einer der Hauptgründe zu suchen ist, warum vor allem Spiele besser liefen.

Seit Sandy Bridge ist der Uncore (L3-Cache, Ringbus, Speichercontroller) weitestgehend an die Kernfrequenz gekoppelt: Bis einschließlich Ivy Bridge gehören Kerne, L3-Cache und Ringbus zu einer gemeinsamen Domäne, seit Haswell sind Kerne und L3 vom Ring entkoppelt, takten aber gleich hoch, und seit Skylake läuft der Uncore bei den schnellsten Chips ein paar hundert MHz langsamer als die Kerne. Ein Core i7-7700K etwa fährt 4,2 GHz Core und 3,9 GHz Uncore. Anders bei einem FX-8350: Dessen Module takten zwar mit 4 GHz aufwärts, der L3-Cache und Speichercontroller aber mit niedrigen 2,2 GHz.

• 

Der L3-Cache läuft endlich mit Kerntakt. (Bild: AMD)

Bei der Zen-Mikroarchitektur hat sich AMD für einen anderen Weg entschieden: Der L3-Cache jedes CCX weist die gleiche Frequenz auf wie dessen schnellster Kern - praktisch sollten beim 1800X also mindestens 3,7 GHz anliegen. Wir haben die Datentransferrate mit mehreren Tools vermessen und erreichen Werte, die signifikant besser sind als bei den FX-Modellen. Sie liegen teils über und teils unter denen eines Core i7-6900K: Die Bandbreite und vor allem die Latenz ist stark davon abhängig, wie der Cache angesprochen wird. AMD liefert zwar interne Werte, der Hersteller schlüsselt sie aber nicht auf - die Resultate scheinen wenig schmeichelhaft zu sein. Die Subtimings sind bei Ryzen übrigens nicht justierbar, die Command Rate steht bisher fix auf 1T.

Im Gespräch mit AMD kristallisierte sich heraus, dass die 16 MByte an L3-Cache nach Möglichkeit nicht als einheitlich angesprochen werden sollten, sondern als zwei 8 MByte fassende Blöcke. Der Puffer ist 16-fach assoziativ und arbeitet weitestgehend exklusiv als Victim-Cache für den L2, er nimmt also vor allem verworfene Cache-Lines auf. Bei Intel ist der L3 inklusive, er enthält also alle L1- und L2-Daten, was es ermöglicht, Kerne schneller abzuschalten. Der L3-Cache von Zen ist dichter gepackt als bei der Konkurrenz und in vier Blöcke unterteilt, die einzeln von der Stromzufuhr getrennt werden können. Jeder Kern eines CCX hat die gleiche, sehr niedrige Latenz bei einem L3-Zugriff.

CCX zu CCX bremst leicht

Während der L3-Cache mit Kernfrequenz betrieben wird, taktet AMD den Speichercontroller (IMC, Integrated Memory Controller) viel niedriger: Er läuft mit der Geschwindigkeit des eingesetzten Speichers, bei dem offiziell unterstützten DDR4-2667 sind das also gerade einmal 1,33 GHz. AMD selbst legt übrigens nur Latenzen für die Caches vor, und verschweigt die für den RAM. Das wirft Fragen auf, zumal der Hersteller darauf verweist, dass die üblichen Tools angeblich falsche Werte ausgeben sollen.

Die Kommunikation zwischen den beiden L3-Blöcken erfolgt bei Zen ebenfalls mit Speichertakt (32 Byte bidirektional pro Zyklus, ergo 42 GByte pro Sekunde bei DDR4-2667). Das könnte den Chip etwas bremsen - denkbar sind aber auch hohe Latenzen zwischen den Clustern. Wir haben daher die beiden CCX per UEFI-Einstellung umkonfiguriert: Einmal als 4+0-Variante, also einen Quadcore mit 8 MByte bestehend aus nur einem aktiven CCX, und einmal als 2+2, also zwei Kerne pro CCX und insgesamt 16 MByte. Die Leistung in Anwendungen und Spielen unterscheidet sich leicht, in der Spitze ist Ashes of the Singulary mit der 4+0-Konfiguration rund 9 Prozent schneller.

Da Ryzen bei realem Packen mit 7-Zip und in allen Spielen hinter einen ansonsten gleich schnellen Core i7-6900K zurückfällt, könnte der mit geringem Takt arbeitende Speichercontroller und das Infinity Fabric der Grund dafür sein. Zwei Ideen von Ryzen, SMT und XFR, sind bisher zumindest für uns nicht einzeln testbar - wir erläutern aber ihre Funktionsweise.