RISC-V: Viele Kerne machen noch keinen Supercomputer

Italienische Forscher haben einen Cluster-Computer mit 32 Risc-V-Kernen zusammengestellt und vermessen. Der Sinn ist fraglich.

Artikel von Johannes Hiltscher veröffentlicht am 14. Juni 2022, 13:45 Uhr

Trotz eigens designtem Aufkleber enttäuschend: Monte Cimone, hier ein System mit acht Knoten (Bild: E4 Computer Engineering)

Ein Hochleistungsrechner auf Basis von Risc-V-Kernen: Dieses zunächst vielversprechende System namens Monte Cimone haben die Universität Bologna, das Supercomputerzentrum Cineca und das auf Hochleistungsrechnen spezialisierte Unternehmen E4 Computer Engineering gemeinsam entwickelt und nun erste Benchmark-Ergebnisse vorgestellt. Diese sind als Vorveröffentlichung (PDF) verfügbar.

Demnach besteht das System aus vier Rackgehäusen, in dem acht Rechenknoten mit insgesamt 32 Risc-V-Kernen verbaut sind. Erstmals vorgestellt hat E4 das System im Dezember 2021, damals war noch von zwölf Rechenknoten die Rede. Bei näherer Betrachtung ist Monte Cimone allerdings nicht mehr ganz so spektakulär: In jedem Gehäuse sind lediglich zwei Hifive Unmatched verbaut, dazu für jedes ein eigenes 250-W-Netzteil.

Vernetzt werden die einzelnen Boards über die integrierten 1-GBit-Netzwerkadapter. Versuche, Infiniband-Netzwerkkarten zu nutzen, scheiterten dem Paper zufolge. Zwar wurden die Karten vom Linux-Kernel erkannt, Remote Direct Memory Access (RDMA) funktionierte allerdings nicht. Genau das wollten die Forscher allerdings nutzen, um einen effizienteren Datenaustausch bei verteilten Anwendungen zu erreichen.

Die Ergebnisse: ernüchternd

Das Paper enthält auch Benchmark-Ergebnisse, allerdings lediglich von Stream (Speicherbandbreite), High Performace Linpack (HPL) und quantumEspresso (verteilte Anwendung für Elektronenstrukturberechnungen). Vom Ergebnis des Stream-Benchmarks zeigen sich die Forscher selbst enttäuscht, auch beim HPL bleibt der Risc-V-Cluster hinter Vergleichssystemen zurück. Beide liefern zudem nur theoretische Ergebnisse, quantumEspresso ist die einzige reale Anwendung - und deren Ergebnis wird nicht einmal eingeordnet. Auch hier lief nur der Benchmark, keine reale Berechnung.

Der Schwerpunkt des Papers liegt zwar darauf, den Weg für Risc-V-Hochleistungsrechner zu ebnen. Dafür habe man diverse Management-Software portiert. Das allerdings ist keine große Herausforderung, denn portieren bedeutet hier lediglich: für Risc-V neu kompilieren und gegebenenfalls ein paar Konfigurationsdateien anpassen.

Auch bei den meisten Anwendungen ist die Herausforderung nicht größer, da sie nie auf eine spezielle Architektur ausgelegt sind. Zwar sind optimierte Code-Pfade üblich, es existiert allerdings immer eine Alternative in einer Hochsprache wie Fortran oder C. Und damit genügt neu kompilieren für die Portierung. Der RDMA-Code des Infiniband-Treibers könnte eine Ausnahme sein.

• 

So sieht es im Inneren eines Knoten von Monte Cimone aus: Zwei Netzteile und zwei Hifive Unmatched Mini-ITX-Boards. (Bild: E4 Computer Engineering)

Mit dem Raspberry Pi gab es das auch schon

Das System erinnert stark an Supercomputer auf Basis des Raspberry Pi, von denen vor mittlerweile einigen Jahren mehrere vorgestellt wurden. Seitdem ist es, von kleineren Varianten abgesehen, um sie allerdings still geworden - und das aus gutem Grund. Denn für einen Hochleistungsrechner sind die vielen, aber leistungsschwachen Kerne schlicht unattraktiv. Zumindest wenn sie nicht zu Hunderten in einem Chip sitzen.

Der Grund dafür ist, dass die meisten realen Anwendungen recht häufig Daten zwischen den auf den einzelnen Kernen laufenden Anwendungsteilen austauschen. Wenige Anwendungen führen lange, unabhängige Berechnungen durch. Reale Anwendungen hängen stark von der Bandbreite, mit der Daten ausgetauscht werden können, ab. Viele, dafür einfache Rechenkerne können zwar beachtliche Leistungen erreichen und klassische Prozessoren in den Schatten stellen - genau das machen GPUs. Allerdings sind die Kerne dort auf einem Stück Silizium integriert, was enorme Bandbreiten zum Datenaustausch ermöglicht.

Genau aus diesem Grund wurde die Arm-Architektur erst mit Prozessoren wie dem Ampere Altra konkurrenzfähig - und nicht mit hunderten Raspberry Pis. Das Paper zeigt vielmehr, wie weit entfernt aktuelle Risc-V-Prozessoren noch von einem Einsatz im Hochleistungsrechnen sind.

Ein Nutzer kommentierte bei Reddit passend: Beim Stream-Benchmark könne der genutzte U740 nicht einmal mit dem Raspberry Pi 3 mithalten. Hochleistungsrechner mit Risc-V-Architektur sind also noch nicht um die Ecke, und Monte Cimone trägt hier wenig bei - zum selben Ergebnis hätte man am heimischen Schreibtisch kommen können.