RDNA2: To Infinity and Beyond!

Während der Navi 10 noch als Midrange-Chip designt worden war, war Navi 21 von Beginn an für Größeres bestimmt: Beide GPUs lässt AMD beim Auftragsfertiger TSMC produzieren, es kommt jeweils das N7P-Verfahren mit klassischer Immersionslithografie (DUV) zum Einsatz. Mit 519 mm² und 26,8 Milliarden Transistoren weist der Navi 21 mehr als die doppelte Die-Fläche und gut die 2,5-fache Menge an Schaltelementen auf (251 mm² bei 10,3 Milliarden).

Die überproportional gestiegene Menge an Transistoren lässt sich vergleichsweise leicht erklären: So hat AMD zwar die Menge der Compute Units samt den Shader-ALUs und Textureinheiten ebenso verdoppelt wie die Anzahl der verbesserten Raster-Endstufen (ROPs), es aber nicht dabei belassen. Auch die GPU-Frequenz steigt von rund 1,9 GHz auf fast 2,3 GHz und die einzelnen Blöcke wurden in ihrem Funktionsumfang erweitert.

Anstatt jedoch das GDDR6-Speicherinterface von 256 Bit auf 512 Bit zu verdoppeln, hat sich AMD für eine ungewöhnliche Lösung entschieden. Vorab sei gesagt, dass ein 512-Bit-Interface nicht neu wäre, denn das gab es schon bei der Radeon R9 290X. Der Platzbedarf im Chip ist allerdings enorm und das Routing auf der Platine äußerst aufwendig. Nvidia nutzt daher 384 Bit mit extrem schnellem GDDR6X-Speicher bei den Geforce-Karten und teurem HBM2(E)-Stacked-Memory bei den HPC-Beschleunigern.

• 

Navi 21 im Überblick (Bild: AMD)

	Navi 14	Navi 10	Navi 21
Fertigung	N7P (TSMC)	N7P (TSMC)	N7P (TSMC)
Die-Size	158 mm²	251 mm²	519 mm²
Transistoren	6,4 Milliarden	10,3 Milliarden	26,8 Milliarden
Compute Units	24	40	80
Shader-ALUs	1.536	2.560	5.120
Textureinheiten	96	160	320
Ray Accelerator	n.v.	n.v.	80
L2-Cache	2 MByte	4 MByte	4 MByte (sic!)
Interface	128 Bit	256 Bit	256 Bit + Infinity Cache (128 MByte)
Speicher	GDDR6	GDDR6	GDDR6
ROPs	32	64	128

Spezifikationen der Navi-GPUs von AMD

Grundsätzlich wird eine hohe Transfer-Rate benötigt, damit die GPU die notwendigen Daten zur Verarbeitung möglichst schnell geliefert bekommt. Es lohnt sich daher, Informationen lokal vorzuhalten - Microsoft hatte beim SoC der Xbox 360 ein paar MByte an eDRAM verbaut und Intel nutzte einst eDRAM als L4 (Crystalwell). Noch besser ist SRAM, weshalb der Chip der Xbox One davon 32 MByte aufweist und Nvidia beim GA100-Chip für Supercomputer gleich 48 MByte L2-Cache integriert. AMD führt dieses Prinzip fort, wenngleich eine Stufe weiter oben in der Puffer-Hierarchie.

Passend zum Fabric, das alle Funktionsblöcke im Navi 21 verknüpft, wird der GPU-nahe Speicher als Infinity Cache bezeichnet. Während das 256-Bit-Interface zwar 16 GByte GDDR6 anbindet, überträgt es nur 512 GByte/s. Der Infinity Cache hingegen besteht aus 128 MByte SRAM und liefert in der Spitze bis zu 2 TByte! Möglich wird das durch ein 1.024 Bit breites Interface und Speicherzellen, die wie das Infinity Fabric auf bis zu 1,94 GHz hochtakten können. Der Clou: Wird mehr Bandbreite gebraucht, steigt die Frequenz - muss die GPU ran, wird der Infinity Cache langsamer und gibt so Energie frei.

• 

Statt 384 Bit gibt es den Infinity Cache. (Bild: AMD)

Neben der reinen Bandbreite ist SRAM zudem DRAM bei der Latenz überlegen, vereinfacht ausgedrückt erfolgen Zugriffe im besten Fall etwa doppelt so flott. Weil der Infinity Cache alleine aber nicht ausreicht und auch Daten im GDDR6-Speicher liegen, soll laut AMD die durchschnittliche Latenz bei Navi 21 um ein Drittel kürzer sein als bei Navi 10. Hinzu kommt, dass GDDR6 vergleichsweise viel Energie aufnimmt - der Infinity Cache ist weitaus sparsamer, die Effizienz des Speichersubsystems steigt also drastisch an.

Ein gewollter Nebeneffekt des Puffers stellt überdies der positive Performance-Einfluss bei Raytracing dar, denn der Infinity Cache spielt hier eine entscheidende Rolle. Als eine der wichtigsten Neuerungen verfügt die RDNA2-Architektur von Navi 21 über sogenannte Ray Accelerators, also Hardware, um Raytracing-Berechnungen schneller zu erledigen. In jeder Compute Unit (CU) sitzt einer davon als Teil der vierfach ausgelegten Textureinheit (Quad-TMU), so wie sich bei Nvidia in jedem Shader Multiprocessor (SM) ein RT-Core befindet. Technisch unterscheiden sich beide Ansätze deutlich.