Ohne Interposer geht's nicht

Über High Bandwidth Memory haben wir mehrfach berichtet, erstmals ausführlich in einem Artikel über Stapelspeicher-Technologien von Ende 2014 und vor einigen Wochen im Detail nach einem Gespräch mit AMDs Technikchef Joe Macri. Künftig wird der bisher übliche GDDR5-Videospeicher nur noch in der Mittel- und Oberklasse eingesetzt, künftige Topmodelle von AMD (Arctic Islands) und Nvidia (Pascal) nutzen High Bandwidth Memory.

• 

HBM benötigt viel weniger Platz als GDDR5. (Bild: AMD)

Das Problem von GDDR5: Um die für heutige Grafikkarten notwendige Datentransfer-Rate zu erzielen und 4 oder mehr GByte zu verbauen, ist eine immer aufwendigere Platine erforderlich. AMDs Radeon R9 390X etwa nutzt ein 512 Bit breites Speicher-Interface. An jedem 32-Bit-Kanal hängt ein Speicherchip, alle 16 zusammen ergeben 4 oder 8 GByte. Workstation-Karten wie Fire Pro W9100 erreichen 16 GByte mit 32 Speicherbausteinen, hier sitzt die Hälfte der Chips auf der Platinenrückseite. Mit einem 512 Bit breiten Interface und bis zu 32 Bausteinen arbeitet die GDDR5-Technik seit Jahren am Limit. Platzbedarf und Leistungsaufnahme sind zu hoch und nur mehr Takt hilft.

Als Alternative hat sich der High Bandwidth Memory herauskristallisiert, das Jedec-Gremium hat den Stacked-Speicher bereits im Oktober 2013 abgesegnet. Wie es der Name bereits impliziert, werden mehrere Chips übereinandergestapelt - derzeit sind es vier Dies mit 1 GBit pro Stack. Jede Schicht ist an zwei 128 Bit breite Speicherkanäle angeschlossen, jeder Stapel verfügt also über 1 GByte und ein 1.024-Bit-Interface. Im Umkehrschluss sind die Frequenzen niedrig: Die aktuellen HBM-Stapel liefern 1 GBit pro Sekunde, die flottesten GDDR5-Chips erreichen 7 GBit pro Sekunde oder 3,5 GHz. Ein Vorteil der geringen Taktraten ist die Spannung pro Chip von 1,3 statt 1,35 Volt.

• 

Fiji-Chip mit HBM auf dem Interposer (Foto: Techpowerup)

Während bei einem GDDR5-Interface die einzelnen 32-Bit-Leitungen quer über die Platine verlaufen, gelingt die Anbindung an die insgesamt 4.096 Bit der vier Stacks nur durch ein zusätzliches Bauteil, den Interposer. Das passende Verb ist dazwischenschalten, und nichts anderes macht dieses Siliziumplättchen einfach ausgedrückt: Es verbindet den High Bandwidth Memory mit dem Speicher-Interface im Fiji-Chip. Der Interposer der Radeon R9 Fury X misst 1.011 mm², er wird im 65-nm-Verfahren beim Auftragsfertiger UMC produziert und mit Hilfe von Amkor sowie der ASE Group zusammengesetzt.

Der Interposer besteht aus vielen Schichten: In ein Wafer-Substrat werden feine Kanäle geätzt, alles von einer Oxid-Schicht geschützt und anschließend mit Kupfer gefüllt. Die Technik hinter den so entstehenden Metallstreben nennt sich Through Silicon Vertical Interconnect Access (TSV), zu Deutsch Silizium-Durchkontaktierung. Damit sie funktioniert, werden Schichten auf- und abgetragen, der Interposer wird gedreht und als Flip-Chip mit winzigen Lötkügelchen (Micro-Bumps) auf einem Träger (Package) montiert.

• 

Der Interposer samt GPU und HBM auf dem Package (Bild: AMD)

Anders als bei einer GPU zeigt dadurch die Seite nach oben, aus der Tausende von TSVs herausgucken. Die Durchkontaktierungen werden ebenfalls mit Micro-Bumps mit den vier HBM-Stacks und dem Fiji-Chip verbunden. Ein Metallrahmen erhöht die mechanische Stabilität - schon geringe Kräfte können den Interposer beschädigen. Das fertige Package wird mit den üblichen BGA-Bumps mit der Fury-X-Platine verlötet.