• IT-Karriere:
  • Services:

Ponte Vecchio (Xe HPC): Intels Supercomputer-Monster vor dem Start

Das Chiplet-Design für Supercomputer ist bereit für den ersten Testeinsatz. Passend dazu baut Intel die Packaging-Kapazitäten aus.

Artikel veröffentlicht am ,
Ponte Vecchio alias Xe HPC
Ponte Vecchio alias Xe HPC (Bild: Raja Koduri)

Intels Chefarchitekt Raja Koduri hat ein Foto eines Ponte Vecchio geteilt, so heißt das kommende Supercomputer-Design mit Xe-HPC-Grafikarchitektur und Chiplet-Aufbau. Laut Koduri ist Ponte Vecchio "ready for power on", offenbar hat Intel also erste lauffähige Muster zurück aus der Fertigung und wird nun in die Testphase starten.

Stellenmarkt
  1. ASK Industries GmbH, Niederwinkling
  2. Dr. August Oetker Nahrungsmittel KG, Bielefeld

Ponte Vecchio besteht aus sieben technischen Ansätzen, die in einem großen Kachel-Design vereint werden: Sie befinden sich auf einem Interposer, darunter die Compute-Chiplets (Xe HPC), der Rambo-Cache, der Xe I/O-Link und der HBM2-Stapelspeicher. Verknüpft werden sie durch EMIB und Foveros, also 2.5D- sowie 3D-Stacking.

Spannend ist hierbei, dass Intel die sechzehn Tile-Chiplets in unterschiedlichen Prozessen herstellt - teils intern, teils extern: Interposer, Xe HPC sowie Rambo-Cache produziert Intel selbst, der Xe I/O-Link wird ausgelagert und Xe HPC zusätzlich anteilig fremd gefertigt. Als Partner soll TSMC ausgesucht worden sein, konkret deren N6-Verfahren, was aber bisher nicht bestätigt ist.

  • Ponte Vecchio (Bild: Raja Koduri)
  • Das Design besteht aus mehreren Chiplets und 2.5D/3D-Stacking. (Bild: Intel)
  • Xe HPC ist nur eine von mehreren Xe-Ausbaustufen. (Bild: Intel)
Das Design besteht aus mehreren Chiplets und 2.5D/3D-Stacking. (Bild: Intel)

Weil Intel mit EMIB und Foveros das wichtige Packaging selbst vornimmt, hat der Hersteller in diesen Bereich investiert: So wurde Intel Products Vietnam (IPV) für 475 Millionen US-Dollar aufgerüstet, denn nahe Ho-Chi-Minh-Stadt befindet sich Intels größter Packaging/Test-Standort. Insgesamt hat Intel damit 1,5 Milliarden US-Dollar in den Saigon Hi-Tech Park (SHTP) gesteckt, wo 2020 über zwei Milliarden Intel-Chips abgefertigt wurden.

Gedacht ist Ponte Vecchio für Supercomputer wie den Aurora: Das System soll mehr als ein Exaflops erreichen und wird im Auftrag des US-Energieministeriums (Department of Energy, DoE) entwickelt. Es sollte ursprünglich 2021 im Argonne National Laboratory in Chicago im US-Bundesstaat Illinois in Betrieb genommen werden. Ob dieser Termin noch gilt, ist allerdings fraglich.

Jeder Rechenknoten des Aurora besteht dabei aus sechs Ponte-Vecchio-Beschleunigern und zwei Xeon-CPUs, hierfür nutzt Intel seine kommenden Sapphire Rapids SP mit 10 nm Enhanced Super Fin (einst 10++). Die Prozessoren binden DDR5-Arbeitsspeicher und nicht flüchtigen Optane DC Persistent Memory (Crow Pass) an.

Bitte aktivieren Sie Javascript.
Oder nutzen Sie das Golem-pur-Angebot
und lesen Golem.de
  • ohne Werbung
  • mit ausgeschaltetem Javascript
  • mit RSS-Volltext-Feed


Anzeige
Hardware-Angebote
  1. (reduzierte Überstände, Restposten & Co.)
  2. (u. a. Ryzen 5 5600X 358,03€)
  3. (u. a. Ryzen 7 5800X für 469€)

wurstdings 28. Jan 2021 / Themenstart

Hi. Das Titelbild mit den Dies kommt mir komisch vor, die HBM Chips oben sind kleiner als...

Kommentieren


Folgen Sie uns
       


Polestar 2 Probe gefahren

Wir sind mit dem Polestar 2 eine längere Strecke gefahren und waren von dem Elektroauto von Volvo angetan.

Polestar 2 Probe gefahren Video aufrufen
    •  /