47 Instruktionen, eigene Erweiterungen

Allerdings ist gerade die gerne für Controller verwendete ARM-ISA nicht sonderlich schlank, sondern in den vergangenen Jahren auch umfangreicher geworden. Selbst kleinste Cores enthalten daher Funktionen, die für ihren Einsatzzweck überdimensioniert sein können, Kunden aber dennoch bezahlen. Laut der RISC-V-Foundation ist die Energieeffizienz pro Quadratmillimeter bis zu 40 Prozent besser als bei ARM. Gerade weil der britische IP-Anbieter nach der IP-Auswahl bereits Geld verlangt, ist es daher wichtig, sich gut zu überlegen, welcher der Cortex-M-, Cortex-R- oder Cortex-A-Kerne es denn sein soll.

Anders bei RISC-V: Wie ein Blick ins Instruction Set Manual v2.2 (PDF) verrät, gibt es gerade einmal 47 Instruktionen bei der einfachsten Implementierung. Die heißt RV32I, was für RISC-V mit 32 Registern mit 32 Bit für Ganzzahl-Operationen (Integer) steht. Hinzu kommt RV64I mit 64 Bit langen Registern, RV128I mit langen 128 Registern und RV32E, was für Embedded mit nur 16 Registern bei 32 Bit steht. Ausgehend von dieser Basis können Entwickler das Design erweitern, wobei es diverse Standards gibt, die seit Juli 2019 ratifiziert sind.

Unter anderem steht M für die Multiplikation und die Division von Ganzzahlen, F ist für Gleitkomma-Berechungen bei einfacher Genauigkeit (FP32) sowie D für doppelte Präzision (FP64) gedacht und A meint atomare Operationen. Wenn ein 32-Bit-Kern die Kombination aus diesen Erweiterungen unterstützt, heißt er nicht RV32IMAFD, sondern schlicht RV32G (für General Purpose). Ebenfalls bereits eingefroren ist C für den auf 16-Bit-Versionen komprimierten (compressed) Basisbefehlssatz. Noch nicht ratifiziert sind beispielsweise B für Bit-Manipulation, H für Hypervisor und V für Vektor-Operationen.

Abkürzung	Standard	Beschreibung
I	Integer	Ganzzahl-Operationen
M	Multiplication	Ganzzahl-Multiplikation/Divison
A	Atomic	atomare Operationen
F	Floating-Point (Single)	Gleitkomma-Befehle, einfache Genauigkeit
D	Floating-Point (Double)	Gleitkomma-Befehle, doppelte Genauigkeit
G	General Purpose	fasst IMAFD zusammen
Q	Floating-Point (Quad)	Gleitkomma-Befehle, vierfache Genauigkeit
E*	Embedded	Integer mit 16 Registern
C	Compressed Instructions	komprimierte 32-Bit-Befehle
B*	Bit Manipulation	Bit Manipulation
J*	Dynamically Translated Languages	dynamisch übersetzte Sprachen
T*	Transactional Memory	transaktionaler Speicher
P*	Packed-SIMD	Single Instruction, Multiple Data für mehr Geschwindigkeit
V*	Vector Operations	Vektor-Operationen
H*	Hypervisor	Privileged Mode

Standard-Erweiterungen von RISC-V *noch nicht final

Wie genau ein Kern daher aussieht, entscheidet der jeweilige Partner. Viele davon veröffentlichen ihre Kerne als Soft-Cores bei Github, eine RISC-V-Mitgliedschaft zwingt aber kein Unternehmen dazu. Mit der Chips Alliance hat sich bereits eine Gemeinschaft gebildet, die ihre Kerne und Designs unter Apache-v2-Lizenz bereitstellen. Zu den Mitgliedern gehören unter anderem Alibaba, Google, SiFive und Western Digital. Die generelle Bandbreite an RISC-V-Cores reicht von schlanken in-Order-Designs über flotte Out-of-Order-Varianten bis hin zu mächtigen Modellen, die pro Takt immerhin mit einem Cortex-A72 von ARM vergleichbar sein sollen.

Gerade an Universitäten erfreut sich RISC-V großer Beliebtheit für die Forschung. Dort gibt es Projekte wie den Ariane oder den RI5CY der ETH Zürich, welche in einem in Anlehnung an Pulp Fiction als Mr. Wolf bezeichneten Prozessor stecken. Zur Pulp (Parallel Ultra Low Power Processing Platform) gehören auch Honey Bunny und Mia Wallace. Von der University of California stammt die Boom (Berkeley Out-of-Order Machine) und vom Massachusetts Institute of Technology (MIT) wurde der RV16X-Nano entwickelt, ein RV32E bestehend aus Kohlenstoff-Nanoröhren statt aus Silizium-Transistoren.

• 

Mr. Wolf löst Probleme mit RISC-V. (Bild: ETH Zürich)

Zu den bekanntesten kommerziellen Designs gehören die Kerne und Systems-on-a-Chip von SiFive, wo Krste Asanovic die Position des Chef-Architekten innehat und Firmen wie Intel oder Qualcomm investieren. Mit dem Rocket existiert ein offener Core, die meisten wie der U74 sind aber geschlossen und müssen von SiFive lizenziert werden. Einer der Kunden ist Fadu, welche den E51-Core für den Annapurna genannten NVMe-SSD-Controller nutzen; üblich sind hier bisher ARM-Kerne.