Nova Lake-S: Intel will AMDs X3D-CPUs einholen
Intel hat laut Leaks auf der Plattform X eigene Pläne für Prozessoren mit besonders großem Cache, ähnlich AMDs X3D-Prozessoren. Laut einer Diskussion auf Chiphell(öffnet im neuen Fenster) (via Videocardz(öffnet im neuen Fenster) ) sollen die aktuellen Berichte über mögliche 16-Kern-CPUs von AMD mit 3D-V-Cache auf beiden CCDs zeitlich kein Zufall sein, sondern eine direkte Reaktion auf die früheren Leaks zu Nova Lake . Dort will Intel einen BLLC (Big Last-Level-Cache) einführen.
Über die genaue Implementierung ist aktuell wenig bekannt, die Kapazität von BLLC und L3-Cache soll aber bei insgesamt 144 MByte für das Topmodell liegen; 16 MByte mehr als beim AMD Ryzen 9 9950X3D und 48 MByte mehr als beim AMD Ryzen 7 9800X3D. Ein potenzieller Ryzen 9 mit doppeltem 3D-V-Cache hätte mit 192 MByte aber mehr Last-Level-Cache.
Einen wichtigen Unterschied gibt es aber, falls der BLCC bei Nova Lake allen Kernen zur Verfügung steht, während dies bei AMD ohne starke Einschränkungen bei Latenz und Durchsatzrate nur innerhalb eines CCDs geht. Bei voller Geschwindigkeit hat so jeder CPU-Kern nur Zugriff auf die Hälfte des vorhandenen Pufferspeichers.
Foveros und Advanced-Packaging müssen liefern
Die Idee, mehr Cache zu verbauen, ist auch bei Intel nicht neu . Bisher wurde der Desktop-Bereich allerdings bewusst ausgeklammert, da man die durch zusätzlich untergebrachten Cache hervorgerufenen Nachteile nicht in Kauf nehmen wollte. Offenbar hat AMDs Erfolg mit Ryzen 9000 (Zen 5), gepaart mit dem Misserfolg von Intel Core Ultra 200S (Arrow Lake-S), für Umdenken gesorgt.
Intel beherrscht prinzipiell die notwendigen Fertigungstechniken(öffnet im neuen Fenster) , um Cache-Dies sowohl oberhalb als auch unterhalb der CPU-Kerne unterzubringen. Auf TSMC ist der Hersteller damit zumindest in diesem Punkt nicht angewiesen. Für den mehrschichtigen Aufbau könnte Direct Copper-to-Copper Bonding genutzt werden, von Intel als Foveros Direct bezeichnet. Mit EMIB-T könnte der Cache alternativ auch neben dem CPU-Die platziert werden.