Deutlich leistungsfähigere Kerne
Die Low-Power-Kerne sind, wie eingangs erwähnt, nicht an den L3-Cache angebunden. Sie sitzen mit NPU und IPU, auf die wir gleich noch eingehen, in einem eigenen Bereich. Dieser verfügt allerdings mit dem 8 MByte großen Memory-Side Cache über einen eigenen Last Level Cache (LLC), den auch NPU, IPU und Media Engine nutzen. Der soll zwar ebenfalls die Speicherlast verringern, das bedeutet aber, dass Kommunikation zwischen LP-E-Cores und den anderen Kernen eine höhere Latenz hat, da kein geteilter Cache sie verbindet.
Um dem Rechnung zu tragen, hat Intel neben dem Thread Director weitere Möglichkeiten geschaffen, dem Betriebssystem Hinweise zur Nutzung der verschiedenen Kerne zu geben. Neue Threads starten immer auf den LP-E-Cores und werden dann, abhängig von ihrem Leistungsbedarf, erst auf die regulären E-Cores und bei Bedarf auf die P-Cores migriert.
Die höhere Leistung der E-Cores sowie deren – je nach Modell – große Anzahl bedeuten dabei, dass viele Anwendungen, die bei Lunar Lake noch die P-Cores nutzten, auf Panther Lakes E-Cores ausreichend performant laufen. Grundsätzlich werden dabei alle Kerne genutzt, wenn entsprechend viele Threads aktiv sind.
Manchmal ist weniger mehr
Anders sieht das bei Spielen aus: Hier kann es sinnvoll sein, auf die LP-E-Cores komplett zu verzichten, um die höhere Latenz bei Interprozesskommunikation zu vermeiden und der GPU ein größeres Leistungsbudget zu ermöglichen. Hier kann der GPU-Treiber zusätzliche Informationen liefern, was ein zuverlässigeres Leistungsbudget für die GPU und damit flüssigeres Spielen ermöglichen soll.
Die Darkmont-Kerne hatte Intel bereits auf der Hot Chips ausführlich vorgestellt, bei der ITT gab es nur wenige zusätzliche Details: Die L2-Bandbreite steigt auf 128 Byte pro Takt, der Nanocode soll mehr Befehle abdecken als bei Skymont. Hier hatte Intel dieses Konzept eingeführt, es handelt sich um eine Teilmenge des Mikrocodes, auf den alle drei Befehlsdecoder parallel zugreifen können. Damit muss der Mikrocode-Sequencer seltener genutzt werden, der immer nur einem Decoder zur Verfügung steht, was die beiden anderen blockieren und damit den Befehlsdurchsatz reduzieren kann.
Cougar Cove ist Evolution statt Revolution
Während Intel den E-Cores deutlich mehr Ressourcen spendiert hat, beschränken sich die Verbesserungen bei den P-Cores auf Details. Der Translation Lookaside Buffer (TLB) ist 50 Prozent größer, die Sprungvorhersage (g+) soll effizienter und leistungsfähiger sein. Auch hier haben mehr Ressourcen ihren Anteil, Intel hat die Tabellen für die Sprungtendenzen vergrößert und deren Auflösung erhöht – mehr Details gab es nicht.
Die markanteste Änderung nennt Intel Memory Disambiguation: Die Prefetcher sowohl von Cougar Cove als auch Darkmont sollen unverbundene Load- und Store-Anweisungen besser erkennen und damit effizienter Daten im Voraus laden können. Die Aktivität der Prefetcher soll zudem anhand nicht genauer benannter Telemetriedaten dynamisch angepasst werden.
Optimierter Bildsignalprozessor
Als letzte Komponente findet sich im Compute Tile noch die IPU (Image Processing Unit): Sie optimiert die Bilder von bis zu drei Kameras. Die IPU 7.5 kann dabei auf die NPU zurückgreifen, um deutlich bessere Bilder zu liefern als andere Lösungen. Sie arbeitet mit den Rohdaten der Kamera, was bedeutet, dass diese entsprechende Daten liefern können muss. Die Anbindung erfolgt dabei über MIPI CSI (Camera Serial Interface).
Liefert die Kamera abwechselnd Bilder mit unterschiedlicher Belichtungszeit, kann die IPU daraus ein HDR-Bild (High Dynamic Range, hoher Dynamikumfang) berechnen. Das sorgt für besser erkennbare Details und verringert Bereiche mit Über- oder Unterbelichtung. Zum Entrauschen und Entzerren sowie für die Farbkorrektur nutzt die IPU KI-Modelle. Die trainiert Intel anhand eines Referenzsystems für den Notebook-Hersteller, da sie zum verwendeten Sensor und Linsensystem passen müssen.
Intel zeigte Vergleichsbilder zu einer USB-Kamera mit integrierter IPU, wobei Intels IPU deutlich detailreichere und lebendigere Bilder lieferte. Das Bild eines Testgeräts kritisierte ein anderer Teilnehmer der ITT allerdings als zu warm. Das lässt sich zwar durch eine nachträgliche Farbkorrektur ändern, die läuft dann allerdings nicht auf der IPU.
Die hier ausgeführte Nachbearbeitung legt der Hersteller des jeweiligen Notebooks fest, über einen proprietären Intel-Treiber funktioniert die IPU auch unter Linux. Wie viele Hersteller sie aber überhaupt nutzen werden, bleibt abzuwarten – insbesondere bei günstigen Modellen werden sie vermutlich eher auf weniger aufwendige, voll integrierte USB-Kameras setzen.
Reicht das gegen die Konkurrenz?
Mit Panther Lake dürfen wir eine Serie von sehr leistungsfähigen Notebook-Prozessoren erwarten. Wie sie sich gegenüber der Konkurrenz von AMD, Apple und Qualcomm behaupten, ist derzeit aber noch nicht absehbar. Insbesondere die neuen Darkmont-E-Cores versprechen allerdings ein deutliches Leistungsplus, auch die GPU macht einen guten Eindruck.
Zu denken gibt uns allerdings die Speicheranbindung: Sie ist mit 128 Bit ein Drittel schmaler als bei Qualcomms jüngst vorgestelltem Snapdragon X2 Elite Extreme bei gleicher Transferrate, Apples M4 Pro kommuniziert mit dem Speicher gar über eine 256 Bit breite Schnittstelle . Genaueres werden Tests zeigen, mit denen Anfang 2026 zu rechnen ist.
Offenlegung: Golem.de hat auf Einladung von Intel an der ITT 2025 in Chandler, Arizona, teilgenommen. Die Reisekosten wurden von Intel übernommen. Unsere Berichterstattung ist davon nicht beeinflusst und bleibt gewohnt neutral und kritisch. Der Artikel ist, wie alle anderen auf unserem Portal, unabhängig verfasst und unterliegt keinerlei Vorgaben Dritter; diese Offenlegung dient der Transparenz.