Neues Packaging bei M5 Pro und M5 Max: Apples neue Prozessoren sind eine kleine Revolution

Hinter den neuen SoCs steckt viel mehr, als die Namen vermuten lassen. Für Apple sind sie ein Neuanfang, der Start nach dem M5 hat gute Gründe.

4. März 2026 um 12:00 Uhr / Eine Analyse von Johannes Hiltscher

Logos von Apples M5 Pro und M5 Max Bild: Apple

Es klingt nach einer einfachen Weiterentwicklung, aus M4 Pro wird M5 Pro, analog beim Max-Modell. Doch ein Blick auf die Details zeigt, dass dies keineswegs der Fall ist. Das fällt bereits beim Blick auf die Kernkonfiguration auf: Während die Vorgänger von großen, leistungsoptimierten Prozessorkernen (P-Cores) dominiert waren und lediglich vier auf Effizienz optimierte Kerne (E-Cores) nutzten, hat Apple das Verhältnis bei M5 Pro und Max umgedreht.

Hier teilen sich lediglich sechs P-Cores, die Apple nun Super Cores nennt, das Silizium-Die mit doppelt so vielen von Apple als Performance Cores bezeichneten Kernen. Letztere sind vollständig neu entwickelt, ihre Leistung zwischen P- und E-Cores angesiedelt. Leider spart Apple, wie immer, an Details.

Ein offensichtlich zur Prozessorarchitektur gut informierter Nutzer der chinesischen Plattform Baidu Tieba ordnet die Performance Cores jedoch mit 70 Prozent der Leistung der Super Cores ein. Sie sollen sieben Befehle pro Takt decodieren können und mit 4,38 GHz etwas niedriger takten als die Super Cores, die auf bis zu 4,61 GHz kommen.

Effizienz und Leistung – hohe Anforderung an die neuen Kerne

Auf den ersten Blick erscheint die Angabe des Performance-Core-Takts sehr hoch. Allerdings müssen wir uns vor Augen halten, dass der M4 Max im Vollausbau bereits zwölf der alten P-Cores mit einem Maximaltakt von 4,5 GHz integrierte.

Insgesamt verspricht Apple für M5 Pro und Max ein Plus von rund 40 Prozent bei der Multicore-Leistung gegenüber ihren Vorgängern. Die gestiegene Kernanzahl erklärt dieses Leistungsplus nur teilweise. Die Performance Cores dürften, da auf Energieeffizienz optimiert, eine niedrigere Leistung erreichen als die M4-P-Cores. Eine allzu große Differenz können die Super Cores und der Wegfall der schwächeren E-Cores aber nicht kompensieren. Die hohen Taktfrequenzen der Performance Cores sind also durchaus realistisch.

Dass Apple einen ähnlichen Weg geht wie AMD mit der kompakten Variante der Zen-Kerne (Zen4c und Zen5c), ist daher mit ziemlicher Sicherheit auszuschließen. Dafür liegen die maximalen Taktfrequenzen – sofern sie sich bestätigen – zu nah beieinander. Zum Vergleich: Bei den aktuellen Ryzen AI 400 etwa kommen die Zen5c-Kerne auf maximal 3,3 GHz, die regulären Zen5-Kerne hingegen auf bis zu 5,2 GHz.

CPU-Kerne sind Evolution ...

Bei den Super Cores erwähnt Apple eine höhere Frontend-Bandbreite, sie können damit im Mittel mehr Befehle pro Takt zur Ausführung bringen. Genauer eingrenzen lassen sich die Änderungen damit nicht – denkbar ist alles von einer breiteren Cache-Anbindung über einen breiter angebundenen Mikrobefehls-Cache (μOp-Cache) bis zu weniger Ausnahmen bei der Befehlsdecodierung, die den Decoder-Durchsatz höher halten.

Modellpalette Apple M5

	M5	M5	M5 Pro	M5 Pro	M5 Max	M5 Max	M5 Ultra
CPU	4x Super Core, 6x E-Core	4x Super Core, 6x E-Core	5x Super Core, 10x Performance Core	6x Super Core, 12x Performance Core	6x Super Core, 12x Performance Core	6x Super Core, 12x Performance Core	12x Super Core, 24x Performance Core
GPU	8 Kerne	10 Kerne	16 Kerne	20 Kerne	32 Kerne	40 Kerne	80 Kerne
Speicherbus	128 Bit	128 Bit	256 Bit	256 Bit	382 Bit	512 Bit	1.024 Bit
Speicherbandbreite	153 GByte/s	153 GByte/s	307 GByte/s	307 GByte/s	460 GByte/s	614 GByte/s	1,2 TByte/s
min. Speicher	16 GByte	16 GByte	24 GByte	24 GByte	36 GByte	48 GByte	96 GByte
max. Speicher	16 GByte	32 GByte	48 GByte	64 GByte	36 GByte	128 GByte	512 GByte
Video- und Prores-Encoder	1x	1x	1x	1x	2x	2x	4x

Eine Verbreiterung des Decoders erscheint hingegen unwahrscheinlich, da bereits jener der P-Cores der M4 mit zehn Befehlen pro Takt (10-wide) vor aktuellen x86- und ARM-Kernen liegt, die acht bis neun Befehle pro Takt decodieren. Daneben erwähnt Apple eine verbesserte Sprungvorhersage sowie eine überarbeitete Cache-Hierarchie.

Die Super Cores hat Apple bereits im M5-Chip verbaut, der im Oktober 2025 vorgestellt wurde. Vom M5 ist auch die neue GPU bereits bekannt, bei der Apple KI-Beschleuniger integriert – die sind, neben schnellerem Speicher (LPDDR5X 9.600 statt 8.533), ein Grund, weshalb die M5 insbesondere bei generativer KI deutlich stärker abschneiden als ihre Vorgänger. Auch die Render- und Ray-Tracing-Leistung hat Apple spürbar gesteigert.

Die eigentliche Revolution ist aber der Aufbau des SoC.

... das Packaging ist Revolution

Während der M5 klassisch monolithisch aufgebaut ist, setzt Apple bei der Pro- und Max-Variante erstmals auf Chiplets – sofern man von den Ultra-Modellen absieht. Ähnlich wie Intel bei Panther Lake lässt Apple CPU-Kerne und GPU als eigene Chiplets fertigen, beide in einem von TSMCs 3-nm-Prozessen. Verbunden werden sie mittels TSMCs SoIC, entsprechende Gerüchte gab es bereits länger.

Wie bei AMDs 3D V-Cache werden für M5 Pro und Max zwei Silizium-Dies übereinander gestapelt und mittels Hybrid Bonding verbunden. Die Chiplet-Architektur erweitert die Möglichkeiten des Herstellers, was auch der Grund ist, weshalb M5 Pro und Max die gleiche Kernanzahl aufweisen. Hier verwendet Apple das gleiche Chiplet. Die Differenzierung erfolgt, wie bereits bei den Vorgängern, über GPU und Speichercontroller. Im Chiplet mit den CPU-Kernen dürften auch ISP (Bildsignalprozessor), Thunderbolt- und SSD-Controller sowie die NPU sitzen, die bei allen M5-Varianten 16 Kerne hat.

Der Speichercontroller hingegen ist aller Wahrscheinlichkeit nach im GPU-Die zu finden, da dies für Apple die Differenzierung günstiger macht. Auch die Media Engine dürfte hier integriert sein, da der M5 Max über die doppelte Anzahl an Encodern verfügt. Beim Max-GPU-Die scheint es sich im Prinzip einfach um ein verdoppeltes Pro-GPU-Die zu handeln.

Im Max-GPU-Die ist alles verdoppelt

Für eine Integration des Speichercontrollers im GPU-Tile spricht, dass dessen Anbindung mit 256 Bit beim M5 Pro und 512 Bit beim M5 Max gegenüber den Vorgängern unverändert bleibt. Sollte der Controller im CPU-Die sitzen, würde Apple beim M5 Pro viel Fläche verschwenden, zumal der zuvor verlinkte Baidu-Post noch einen Memory Cache erwähnt.

Der soll beim M5 Max mit 48 MByte doppelt so groß sein wie beim M5 Pro. Unklar ist, welche Stufe er in der Cache-Hierarchie bildet. Unsere Vermutung ist, dass es sich um einen L3-Cache handelt, über den auch GPU und NPU an den Speicher angebunden sind, auf den alle die gleiche Sicht haben (Unified Memory). Hierfür spricht, dass für Super und Performance Cores auf Baidu jeweils ein 16 MByte großer, geteilter Cache erwähnt wird.

Hierbei dürfte es sich um den L2-Cache handeln, auch Qualcomm spendiert den mit sechs Kernen bestückten Prime-Core-Clustern des Snapdragon X2 Elite 16 MByte L2-Cache (g+). Der L3-Cache verbindet dann die beiden Prozessor-Cluster. Andernfalls würde die Interprozesskommunikation zum Flaschenhals, da sie über den RAM laufen müsste.

Mehr Freiheit bei niedrigeren Kosten

Der Umstieg auf Chiplets hat für Apple eine Reihe von Vorteilen: Die einzelnen Chiplets werden kleiner, was eine höhere Ausbeute (Yield) ermöglicht. Möglich ist das, da beide Chiplets vor der Montage getrennt getestet werden können.

Auch können für die beiden Chiplets unterschiedliche Fertigungsprozesse genutzt werden. Während das CPU-Die sehr wahrscheinlich mit N3P gefertigt wird, könnte Apple für das GPU-Die wie Intel bei Panther Lake N3E nutzen.

Wie bereits erwähnt, erleichtert der Ansatz zudem die Produktdifferenzierung. Denn Apple muss nur noch den GPU-Teil von Pro- und Max-Variante getrennt entwerfen und verifizieren. Das spart Aufwand und Kosten, auch wenn das Advanced Packaging teurer und fehleranfälliger ist als die einfache Flip-Chip-Montage eines monolithischen Chips.

Es ist gut möglich, dass Apple sein Portfolio künftig breiter aufstellt, um etwa Mac Minis stärker abzugrenzen. Ein M5 Ultra hingegen könnte ein großes GPU-Die nutzen, statt wie bislang zwei Max-Dies zu verbinden. Für Apples SoC geben M5 Pro und Max jedenfalls die Zukunft vor, lediglich bei dem Mobil- und Einstiegsvarianten dürften Monolithen erhalten bleiben.