... das Packaging ist Revolution
Während der M5 klassisch monolithisch aufgebaut ist, setzt Apple bei der Pro- und Max-Variante erstmals auf Chiplets – sofern man von den Ultra-Modellen absieht. Ähnlich wie Intel bei Panther Lake lässt Apple CPU-Kerne und GPU als eigene Chiplets fertigen, beide in einem von TSMCs 3-nm-Prozessen. Verbunden werden sie mittels TSMCs SoIC , entsprechende Gerüchte gab es bereits länger .
Wie bei AMDs 3D V-Cache werden für M5 Pro und Max zwei Silizium-Dies übereinander gestapelt und mittels Hybrid Bonding verbunden. Die Chiplet-Architektur erweitert die Möglichkeiten des Herstellers, was auch der Grund ist, weshalb M5 Pro und Max die gleiche Kernanzahl aufweisen. Hier verwendet Apple das gleiche Chiplet. Die Differenzierung erfolgt, wie bereits bei den Vorgängern, über GPU und Speichercontroller. Im Chiplet mit den CPU-Kernen dürften auch ISP (Bildsignalprozessor), Thunderbolt- und SSD-Controller sowie die NPU sitzen, die bei allen M5-Varianten 16 Kerne hat.
Der Speichercontroller hingegen ist aller Wahrscheinlichkeit nach im GPU-Die zu finden, da dies für Apple die Differenzierung günstiger macht. Auch die Media Engine dürfte hier integriert sein, da der M5 Max über die doppelte Anzahl an Encodern verfügt. Beim Max-GPU-Die scheint es sich im Prinzip einfach um ein verdoppeltes Pro-GPU-Die zu handeln.
Im Max-GPU-Die ist alles verdoppelt
Für eine Integration des Speichercontrollers im GPU-Tile spricht, dass dessen Anbindung mit 256 Bit beim M5 Pro und 512 Bit beim M5 Max gegenüber den Vorgängern unverändert bleibt. Sollte der Controller im CPU-Die sitzen, würde Apple beim M5 Pro viel Fläche verschwenden, zumal der zuvor verlinkte Baidu-Post noch einen Memory Cache erwähnt.
Der soll beim M5 Max mit 48 MByte doppelt so groß sein wie beim M5 Pro. Unklar ist, welche Stufe er in der Cache-Hierarchie bildet. Unsere Vermutung ist, dass es sich um einen L3-Cache handelt, über den auch GPU und NPU an den Speicher angebunden sind, auf den alle die gleiche Sicht haben (Unified Memory). Hierfür spricht, dass für Super und Performance Cores auf Baidu jeweils ein 16 MByte großer, geteilter Cache erwähnt wird.
Hierbei dürfte es sich um den L2-Cache handeln, auch Qualcomm spendiert den mit sechs Kernen bestückten Prime-Core-Clustern des Snapdragon X2 Elite 16 MByte L2-Cache (g+) . Der L3-Cache verbindet dann die beiden Prozessor-Cluster. Andernfalls würde die Interprozesskommunikation zum Flaschenhals, da sie über den RAM laufen müsste.
Mehr Freiheit bei niedrigeren Kosten
Der Umstieg auf Chiplets hat für Apple eine Reihe von Vorteilen: Die einzelnen Chiplets werden kleiner, was eine höhere Ausbeute (Yield) ermöglicht. Möglich ist das, da beide Chiplets vor der Montage getrennt getestet werden können.
Auch können für die beiden Chiplets unterschiedliche Fertigungsprozesse genutzt werden. Während das CPU-Die sehr wahrscheinlich mit N3P gefertigt wird, könnte Apple für das GPU-Die wie Intel bei Panther Lake N3E nutzen.
Wie bereits erwähnt, erleichtert der Ansatz zudem die Produktdifferenzierung. Denn Apple muss nur noch den GPU-Teil von Pro- und Max-Variante getrennt entwerfen und verifizieren. Das spart Aufwand und Kosten, auch wenn das Advanced Packaging teurer und fehleranfälliger ist als die einfache Flip-Chip-Montage eines monolithischen Chips.
Es ist gut möglich, dass Apple sein Portfolio künftig breiter aufstellt, um etwa Mac Minis stärker abzugrenzen. Ein M5 Ultra hingegen könnte ein großes GPU-Die nutzen, statt wie bislang zwei Max-Dies zu verbinden. Für Apples SoC geben M5 Pro und Max jedenfalls die Zukunft vor, lediglich bei dem Mobil- und Einstiegsvarianten dürften Monolithen erhalten bleiben.
- Anzeige Hier geht es zu AMD-Prozessoren bei Alternate Wenn Sie auf diesen Link klicken und darüber einkaufen, erhält Golem eine kleine Provision. Dies ändert nichts am Preis der Artikel.