Neoverse Zeus: Sipearl lizenziert ARM-Kerne für Europa-Supercomputer

Die European Processor Initiative will bis 2022 das erste ARM-basierte Exascale-System fertigstellen.

Artikel veröffentlicht am 21. April 2020, 11:45 Uhr, Marc Sauter

Sipeal entwickelt Chips für die European Processor Initiative (EPI). (Bild: EPI)

Eine gemeinsame Zukunft: Der französische CPU-Entwickler Sipearl und der britische IP-Anbieter ARM haben ein Lizenzabkommen getroffen (PDF), um den europäischen Exascale-Supercomputer wie geplant zu realisieren. Sipeal gehört zur European Processor Initiative (EPI), welche als Konsortium bestehend aus 27 Forschungseinrichtungen und Unternehmen die Europäische Kommission dabei unterstützt, das System bis 2022 zu bauen.

Die Aufgabe von Sipearl ist es, die Chips für die European Processor Initiative zu entwerfen. Das Lizenzabkommen mit ARM gestattet den Zugriff auf die Zeus genannte zweite Generation der Neoverse-Plattform. Die erste wird bisher bereits erfolgreich von AWS (Graviton1, Graviton2) und von Ampere (Altra) verwendet - genauer gesagt Neoverse E1 alias Ares. Sipearl entwickelt die Chips für den europäischen Exascale-Supercomputer in mehreren Schritten, in zwei Jahren soll das Exascale-System einsatzbereit sein.

Bisher auf dem Plan steht Gen1 GPP (General Purpose Processor) alias Rhea, bereits der 6-nm-Prototyp nutzt das Neoverse-Zeus-Design und wird mit Beschleunigern wie dem EPAC (EPI Accelerator) kombiniert. Dieser als Titan bezeichnete Funktionsblock enthält bis zu 256 Bit weite Vector-Einheiten und Tensor-Kerne für künstliche Intelligenz, er basiert auf der offenen Befehlssatzarchitektur RISC-V. Der EPAC unterstützt Formate wie Bfloat16, INT8 und FP64. Neben dem Beschleuniger sollen ein EU-eigener Kryptographie-Block, ein MPPA (Multi-Purpose Processing Array) und ein (Embedded-)FPGA in das Design integriert werden.

• 

Floorplan von Sipearls Rhea (Bild: Alexandra Dublanche)

Zumindest der Prototyp ist ein monolithischer Chip, der auf einem Interposer sitzt und dort HBM2-Speicher anbindet; zudem weist er PCIe-Gen5-Links und mehrere DDR-Interfaces auf. Der Prototyp soll als PCIe-Steckkarte verfügbar gemacht werden. Für Gen2 GPP alias Cronos in 5 nm wird erneut ARMs Neoverse Zeus verwendet, die Beschleuniger sollen jedoch als Chiplets ausgelegt sein. Die HPC-Plattform wird dann für den noch namenlosen Exascale-Supercomputer genutzt.