Zum Hauptinhalt Zur Navigation Zur Suche

Morello: Microsoft und ARM bauen Chip mit Speichersicherheit

Eine CPU -Architektur mit Capabilitys soll typische Speicherfehler aus C oder C++ in der Hardware verhindern. Die CPU wird nun erstmals getestet.
/ Sebastian Grüner
8 Kommentare undefined News folgen (öffnet im neuen Fenster)
Der ARM-Morello-Chip (Bild: ARM)
Der ARM-Morello-Chip Bild: ARM

Ein Konsortium um den CPU-Hersteller ARM und mehrere Universitäten stellen nun als Teil des Forschungsprogramms Morello erstmals eine experimentelle CPU bereit(öffnet im neuen Fenster) , deren Architektur bestimmte typische Speicherfehler aus C oder C++ bereits in der Hardware verhindern soll.

Eine begrenzte Stückzahl der CPU auf Grundlage des Server-Chips ARM Neoverse N1 wird nun mit Board unter anderem Microsoft und Google zum Testen bereitgestellt. Bei dem Chip handele es sich demnach um eine Quad-Core-CPU mit 2,5-GHz-Takt und einer GPU. Bisher stand zum Testen von Cheri nur eine FPGA-Implementierung mit einem Dual-Core bei 50 MHz bereit, wie Microsoft schreibt. Weitere Details zum Aufbau von Board und Chip liefert ARM in einem gesonderten Blogpost(öffnet im neuen Fenster) , ebenso wie Details zum genutzten Betriebssystem und Firmware(öffnet im neuen Fenster) .

Cheri für Speicherschutz in der Hardware

Im Blog des Microsoft Security Response Center(öffnet im neuen Fenster) (MSRC) beschreibt das Unternehmen die Idee der Technik näher. Mit Morello würden demnach die unter anderem von der University of Cambridge umgesetzten Cheri-Befehlssatzerweiterungen(öffnet im neuen Fenster) erstmals praktisch umgesetzt. Cheri steht dabei für Capability Hardware Enhanced RISC Instructions.

Zu Cheri heißt es: "Die Speicherschutzfunktionen von Cheri ermöglichen die Anpassung historisch speicherunsicherer Programmiersprachen wie C und C++, um einen starken, kompatiblen und effizienten Schutz gegen viele derzeit weit verbreitete Schwachstellen zu bieten" . Ziel ist es also, eine der wichtigste Klassen von Sicherheitslücken bereits in der Hardware zu verhindern.

Grundsätzlich neu sind derartige Ansätze über eine Absicherung in Hardware nicht, sie reichen zurück bis zu den Anfängen der MMU. Inzwischen werden in aktuellen CPU-Architekturen dafür Funktionen wie etwa das Memory Tagging von ARM genutzt, das bereits in Android oder Linux genutzt wird. Das Cheri-Projekt setzt nun auf die sogenannten Capabilitys, mit denen seit Jahrzehnten experimentiert wird(öffnet im neuen Fenster) , die in aktuellen CPU-Architekturen aber nicht genutzt werden.

CPU-Capabilitys von Cheri

Mit Cheri und dem Morello-Projekt gehen die Beteiligten aber deutlich darüber hinaus. Microsoft beschreibt das Problem bisheriger Architekturen so: "Jeder Code, der in einem Prozess ausgeführt wird, kann einen ganzzahligen Wert konstruieren, und wenn diese Ganzzahl einer gültigen Stelle im Adressraum des Prozesses entspricht, kann er an dieser Stelle auf den Speicher zugreifen" . Davon machten Angreifer "jeden Tag" Gebrauch.

Zu Cheri schreibt Microsoft im Gegensatz dazu: "Jeder Lade- oder Speicherbefehl und jeder Befehlsabruf muss durch eine Architektur-Capability autorisiert werden. Lade- und Speicherbefehle nehmen anstelle einer ganzzahligen Adresse eine Capability als Basis. Die Funktion identifiziert eine Adresse und gewährt Zugriff auf einen Speicherbereich (einschließlich Berechtigungen wie Lesen, Schreiben oder Ausführen)" .

Anzeige

Hacking & Security: Das umfassende Hacking-Handbuch mit über 1.000 Seiten Profiwissen. 3., aktualisierte Auflage des IT-Standardwerks (Gebundene Ausgabe)

Jetzt bestellen bei Amazon (öffnet im neuen Fenster)

Wenn Sie auf diesen Link klicken und darüber einkaufen, erhält Golem eine kleine Provision. Dies ändert nichts am Preis der Artikel.

Der nun erstellte und umgesetzte Befehlssatz enthält dabei Befehle zum Steuern der Capabilitys. Die zunächst gegebenen Rechte können dabei nur verringert, jedoch nicht erweitert werden. Dies umfasse auch die Capability selbst, die als nichtadressierbares Tag-Bit im Speicher abgelegt werde. Ein Versuch, dieses zu überschreiben, mache die Capability ungültig. Der damit verbundene Speicher kann also nicht mehr genutzt werden.

Speichersicherheit in der Hardware verhindert Lücken

Mit Hilfe der Capabilitys könnte etwa die Anzahl von Sprüngen im Code begrenzt werden. Darüber hinaus entspreche in der Cheri-ABI jeder Zeiger einer Sprache wie C oder C++ genau einer Capability. Wird neuer Speicherbereich angefordert, etwa über Malloc oder new, werde dafür eine neue Capability bereitgestellt. Der Zeiger habe so nur noch Zugriff auf genau ein Objekt und es gebe keinen Mechanismus, der diesen Zeiger auf ein anderes Objekt verweisen lassen könnte.

Laut einer Sicherheitsanalyse der Architektur konnte Microsoft damit mehr als 40 Prozent der vom MSRC bearbeiteten Sicherheitslücken verhindern. In einem Desktop-System mit freier Software steige die Rate einer weiteren Untersuchung (PDF)(öffnet im neuen Fenster) zufolge deutlich an, was die Vorteile von Cheri zeigt. Zur Nutzung im aktuellen Code reiche dabei im besten Fall ein Neukompilieren, oft seien aber auch nur kleinere Anpassungen notwendig, so Microsoft.


Relevante Themen