Abo
  • Services:
Anzeige
Hyperscaling heißt Intels neuer Marketingslogan für die Fertigungstechnik.
Hyperscaling heißt Intels neuer Marketingslogan für die Fertigungstechnik. (Bild: Nico Ernst)

Moore's Law: Hyperscaling soll jedes Jahr neue Intel-CPUs sichern

Hyperscaling heißt Intels neuer Marketingslogan für die Fertigungstechnik.
Hyperscaling heißt Intels neuer Marketingslogan für die Fertigungstechnik. (Bild: Nico Ernst)

Tick Tock ist tot, Moores Law aber ganz und gar nicht: Intel will weiter jährlich neue Prozessorgenerationen vorstellen, die eigentlichen Strukturbreiten aber nicht regelmäßig verkleinern. Der Kniff dafür heißt Hyperscaling.

Zum Start des ersten Manufacturing Day seit drei Jahren hat Intels Chef der Fertigungsabteilung, Stacy Smith, eine neue Maßeinheit für die Chipherstellung eingeführt: Hyperscaling. Das ist ein Marketingbegriff, der unterstreichen soll, dass Intel die Verkleinerung der Chipstrukturen alle zwei Jahre - wie es Moore's Law vorschreibt - für wirtschaftlichen Erfolg nicht braucht.

Anzeige

Dass die vom Intel-Mitbegründer Gordon Moore formulierte Regel tot sei, wie viele Analysten und Intel-Konkurrenten seit Jahren behaupten, wies Smith von sich. Er gab zwar zu, dass sich die Zeit von einem Node, wie aktuell dem Wechsel von 14 zu 10 Nanometern Strukturbreite, zum nächsten verlängere. Dafür sänken die Kosten pro Transistor aber von einem Node zum nächsten inzwischen stärker als das früher der Fall gewesen sei. Technisch wichtiger: Durch Optimierung der aktuellen Strukturbreite lassen sich auch ohne einen neuen Node mehr Transistoren auf gleicher Fläche herstellen.

  • Node-Vergleich zwischen Ivy Bridge und Kaby Lake (Foto: Nico Ernst)
  • Mit jedem Prozess sinken die Kosten pro Transistor (Foto: Nico Ernst)
  • 10 nm soll die Chipfläche drastisch verringern (Foto: Nico Ernst)
  • Weniger Fläche pro Transistor ergibt trotz steigender Wafer-Preisen dennoch niedrigere Kosten pro Transistor (Foto: Nico Ernst)
  • Hyperscaling ist Intels neuer Marketing-Begriff (Foto: Nico Ernst)
  • Neue Formel für die Packdichte (Foto: Nico Ernst)
  • Intels Chips sind in jeder Hinsicht dichter gepackt (Foto: Nico Ernst)
  • Mehr als eine Verdopplung der Transistordichte (Foto: Nico Ernst)
Node-Vergleich zwischen Ivy Bridge und Kaby Lake (Foto: Nico Ernst)

So ist aktuell Kaby Lake (7th Gen) schon die dritte CPU-Generation mit 14-nm-Technik. Die Kosten der Herstellung pro Transistor sind von Broadwell über Skylake bis Kaby Lake stetig gesunken. Ebenso passen mehr Schalteinheiten auf die gleiche Fläche. Das hat Smith zufolge einen ähnlichen Effekt wie eine Verkleinerung, also dem nächsten Node, denn: Das Ziel ist stets, mehr Funktionen eines Chips bei gleichen oder geringeren Kosten zu erreichen. Das können unter anderem mehr Kerne, größere Caches oder bessere Grafikeinheiten sein.

Vor allem auf Letztere legte Intel in den vergangenen Jahren bei Desktop- und Notebook-CPUs den größten Wert, die Leistung pro Takt (IPC) erhöhte sich immer nur wenig. Mit der durch Ryzen erstarkten Konkurrenz von AMD dürfte sich das wieder ändern. Die neue Metrik des Hyperscaling bedeutet darüber hinaus nicht, dass Intel die 10-Nanometer-Technik verschiebt, sie steht weiterhin für das 2018 erwartete Design Cannon Lake an.

Nachtrag vom 28. März 2017, 23:59 Uhr

Nach Smiths Präsentation erklärten Intels Fertigungsexperte Mark Bohr und zwei seiner Kollegen, wie Intel sich einen fairen Vergleich von Strukturbreiten vorstelle - ohne die klassischen Nodes, sondern anhand der Packdichte der Transistoren. Während bei allen Konkurrenten - grob vereinfacht - der Abstand der Transistoren jeweils aktuell zwischen 20 und 14 Nanometern liegt, sind Intels Schaltelemente viel kleiner.

Bohr schlug vor, die Zahl der Transistoren pro Quadratmillimeter über den gesamten Chip heranzuziehen. Dafür legte er eine Formel vor, die sich an NAND-Strukturen - wie bei Flash-Speicher - orientiert. Zwar können andere Elemente wie I/O-Schaltungen oder Caches andere Größen erreichen, die NAND-Dichte biete sich aber an, weil sie gleichförmig sei, sagte der Intel-Fellow. Daran gemessen bringt Intels 14-Nanometer-Prozess für CPUs rund 30 Prozent mehr Transistoren pro Quadratmillimeter als bei den Mitbewerbern unter. Auch bei anderen Kenngrößen wie den Abständen der Leiterbahnen, der minimalen Entfernung der Durchkontaktierungen (Vias), sind die Intel-Chips effizienter.

  • Node-Vergleich zwischen Ivy Bridge und Kaby Lake (Foto: Nico Ernst)
  • Mit jedem Prozess sinken die Kosten pro Transistor (Foto: Nico Ernst)
  • 10 nm soll die Chipfläche drastisch verringern (Foto: Nico Ernst)
  • Weniger Fläche pro Transistor ergibt trotz steigender Wafer-Preisen dennoch niedrigere Kosten pro Transistor (Foto: Nico Ernst)
  • Hyperscaling ist Intels neuer Marketing-Begriff (Foto: Nico Ernst)
  • Neue Formel für die Packdichte (Foto: Nico Ernst)
  • Intels Chips sind in jeder Hinsicht dichter gepackt (Foto: Nico Ernst)
  • Mehr als eine Verdopplung der Transistordichte (Foto: Nico Ernst)
Intels Chips sind in jeder Hinsicht dichter gepackt (Foto: Nico Ernst)

Beim genauen Vergleich ist das lange bekannt, in der Halbleiterbranche hören wir häufig Aussagen wie: "Was bei Intel 22 Nanometer sind, schaffen die anderen nur mit 14." Neu ist aber, dass Intel sich klar dazu bekennt, seltener neue Nodes einzuführen und seinen Vorteil bei der Packdichte als Teil von Moore's Law verstanden wissen will. Das soll auch in Zukunft so bleiben, jeder Node wird in zwei Stufen weiterentwickelt. Nach 14nm folgt 14nm+, dann 14nm++. Auch bei 10 Nanometern soll das so bleiben. Etwa alle drei Jahre, nicht mehr alle zwei, erfolgt also eine Verkleinerung der Basisstrukturbreite.

Wie bereits berichtet ist diese Verlagerung auf Optimierungen vor allem der Kosteneffizienz geschuldet, auch als Moore's 2nd Law bekannt. Inzwischen ist Stacy Smith zufolge der Bau einer Chipfabrik für eine neue Strukturbreite mit zehn Milliarden US-Dollar so teuer geworden, dass die Anlagen eine wesentlich längere Laufzeit erreichen müssen als noch vor einigen Jahren.


eye home zur Startseite
Crass Spektakel 30. Mär 2017

Ein paar kleine Anmerkungen: Der Q9550 hat damals ¤250 und der i7-6700k ¤350 gekostet...

FreiGeistler 29. Mär 2017

Habe ich entfernt. Nie gebraucht.

Ovaron 29. Mär 2017

Wer sagt es Murphy?

pica 29. Mär 2017

Wieso? DCTs macht z.B. jeder JPEG Encoder en masse ;-)

igor37 29. Mär 2017

Stimmt. Ich habe immer noch eine GTX 760 und die schafft auch aktuelle Spiele noch recht...



Anzeige

Stellenmarkt
  1. Kistler Instrumente GmbH, Sindelfingen bei Stuttgart
  2. Statistisches Landesamt Baden-Württemberg, Stuttgart
  3. ulrich GmbH & Co. KG, Ulm
  4. Hessischer Rundfunk Anstalt des öffentlichen Rechts, Frankfurt am Main


Anzeige
Hardware-Angebote
  1. 5,99€
  2. 199,99€ statt 479,99€ - Ersparnis rund 58%

Folgen Sie uns
       


  1. Quartalsbericht

    Microsoft kann Gewinn durch Cloud mehr als verdoppeln

  2. Mobilfunk

    Leistungsfähigkeit der 5G-Luftschnittstelle wird überschätzt

  3. Drogenhandel

    Weltweit größter Darknet-Marktplatz Alphabay ausgehoben

  4. Xcom-2-Erweiterung angespielt

    Untote und unbegrenzte Schussfreigabe

  5. Niantic

    Das erste legendäre Monster schlüpft demnächst in Pokémon Go

  6. Bundestrojaner

    BKA will bald Messengerdienste hacken können

  7. IETF

    DNS wird sicher, aber erst später

  8. Dokumentation zum Tor-Netzwerk

    Unaufgeregte Töne inmitten des Geschreis

  9. Patentklage

    Qualcomm will iPhone-Importstopp in Deutschland

  10. Telekom

    Wie viele Bundesfördermittel gehen ins Vectoring?



Haben wir etwas übersehen?

E-Mail an news@golem.de


Anzeige
Neuer A8 vorgestellt: Audis Staupilot steckt noch im Zulassungsstau
Neuer A8 vorgestellt
Audis Staupilot steckt noch im Zulassungsstau
  1. Autonomes Fahren Audi lässt Kunden selbstfahrenden A7 testen
  2. Elektroauto Volkswagen ID soll deutlich weniger kosten als das Model 3
  3. MEMS Neue Chipfabrik in Dresden wird massiv subventioniert

Anker Powercore+ 26800 PD im Test: Die Powerbank für (fast) alles
Anker Powercore+ 26800 PD im Test
Die Powerbank für (fast) alles
  1. SW271 Benq bringt HDR-Display mit 10-Bit-Panel
  2. Toshiba Teures Thunderbolt-3-Dock mit VGA-Anschluss
  3. Anker Powercore+ 26800 PD Akkupack liefert Strom per Power Delivery über USB Typ C

Matebook X im Test: Huaweis erstes Ultrabook glänzt
Matebook X im Test
Huaweis erstes Ultrabook glänzt
  1. Huawei Neue Rack- und Bladeserver für Azure Stack vorgestellt
  2. Matebook X Huaweis erstes Notebook im Handel erhältlich
  3. Y6 (2017) und Y7 Huawei bringt zwei neue Einsteiger-Smartphones ab 180 Euro

  1. Re: ÖR vs. private

    Pjörn | 04:44

  2. Re: Wurde überhaupt schon jemand damit infiziert?

    Pjörn | 04:30

  3. Re: Wer?

    Frotty | 03:57

  4. Re: Lohnt das

    Pjörn | 03:43

  5. Die Forschung verstehe ich nicht ganz.

    mrgenie | 03:41


  1. 23:50

  2. 19:00

  3. 18:52

  4. 18:38

  5. 18:30

  6. 17:31

  7. 17:19

  8. 16:34


  1. Themen
  2. A
  3. B
  4. C
  5. D
  6. E
  7. F
  8. G
  9. H
  10. I
  11. J
  12. K
  13. L
  14. M
  15. N
  16. O
  17. P
  18. Q
  19. R
  20. S
  21. T
  22. U
  23. V
  24. W
  25. X
  26. Y
  27. Z
  28. #
 
    •  / 
    Zum Artikel